MATLAB 与 AMD Vitis™ HLS 协同工作，助力提升生产力
judy 在 周三, 07/09/2025 - 09:42 提交
作为 MATLAB® R2025a 版的一部分，AMD Vitis™ HLS 开发人员现在可以使用强大而简化的流程，直接从 MATLAB（.m code）环境生成 Vitis HLS C++ 代码。
All node
AMD 赋能驾乘监控系统
judy 在 周三, 07/09/2025 - 09:27 提交
AMD 深耕汽车行业多年，在驾驶员监控系统（ DMS ）领域积淀深厚，这些系统深度集成于 L2、L2+ 和 L3 级车辆中
锋云天下 FPGA 网友见面会邀请函
judy 在 周二, 07/08/2025 - 17:00 提交
在这里，你将与志同道合的朋友畅所欲言，分享自己在 FPGA 领域的宝贵经验与奇思妙想，让你在轻松愉快的氛围中收获知识与拓展人脉。
如何在 Vivado 中查询 LUTRAM 的 BEL 属性和 LOC 属性？
judy 在 周二, 07/08/2025 - 16:38 提交
在网表中，这些资源被称为 LUTRAM 或分布式 RAM。这些 LUTRAM 不像 Vivado 中的其他单元那样遵循典型结构。本文说明了推断或例化的 LUTRAM 的结构。
基于PCIe XDMA 的高速数据传输系统
judy 在 周二, 07/08/2025 - 10:19 提交
既然讲到CXP ，就不能不提PCIe,市面上常见的CXP 采集卡是基于PCIe接口的，为了满足CXP 电口 12.5G 4lane/8lane 或者基于光口的40G/100G 的数据传输带宽
为什么说FPGA是硬件并行的？
judy 在 周二, 07/08/2025 - 09:18 提交
在算力需求爆炸式增长的今天，GPU与CPU常占据头条，但 FPGA（现场可编程门阵列） 凭借其独特的硬件并行能力，正悄然重塑高性能计算的边界。
Video Processing Subsystem + HDMI 示例设计
judy 在 周一, 07/07/2025 - 15:43 提交
本文将侧重于概述如何创建和运行设计以将这两个 IP 结合在一起来实现。
莱迪思和英伟达的网络边缘人工智能解决方案荣获2025年人工智能突破奖
judy 在 周一, 07/07/2025 - 15:08 提交
该解决方案将莱迪思CertusPro™-NX传感器到以太网桥接板与英伟达Holoscan平台相结合，为实时数据采集和处理提供了一个灵活的全栈平台。
西安电子科技大学师生到访中科亿海微共探FPGA技术前沿
judy 在 周一, 07/07/2025 - 09:56 提交
西安电子科技大学集成电路学部四十多名师生走进中科亿海微，通过技术报告、实地参观与深度交流等环节,，展开了一场聚焦FPGA产业前沿的实践活动，
下载全新 AMD Power Design Manager 2025.1 版
judy 在 周五, 07/04/2025 - 17:00 提交
AMD Power Design Manager 2025.1 版（PDM）现已推出——增加了对第二代 AMD Versal™ AI Edge 和 第二代 Versal Prime 系列的支持