Microchip MCP16701：为 AI、工业及数据中心注入高效电源 “芯” 动力
judy 在 周五, 04/11/2025 - 15:06 提交
MCP16701 集成了八个可并联的 1.5A 降压转换器、四个 300 mA 内部低压差稳压器（LDO）和一个用于驱动外部MOSFET的控制器
All node
如何使用双Flash固化FPGA
judy 在 周五, 04/11/2025 - 11:17 提交
MES2L676-100HP开发板（盘古100Pro+开发板）采用紫光同创logos2系列FPGA，芯片型号为PG2L100H-6FBG676
AI驱动的板载地理定位-由瑞苏盈科FPGA SoM加速！
judy 在 周五, 04/11/2025 - 09:38 提交
将瑞苏盈科Mercury+ XU1与Klepsydra AI相结合，可以使用卫星传感器数据实现实时、高精度定位
FPGA与RISC-V浅谈
judy 在 周四, 04/10/2025 - 16:32 提交
FPGA与RISC-V架构的结合为创新应用开启了一个新纪元，随着边缘计算、自动驾驶、数据中心等领域的快速发展，对计算性能和灵活性的需求越来越高
合见工软助力开芯院RISC-V开发再升级，UVHS支持第三代昆明湖16核CPU突破验证挑战
judy 在 周四, 04/10/2025 - 14:40 提交
UVHS支持第三代昆明湖16核CPU突破验证挑战，携手探索下一代HPC验证新范式
YunSDR通信小课堂（第34讲）
judy 在 周四, 04/10/2025 - 09:58 提交
在设计RFSoC PS时，必须选择合适的软件堆栈来满足设计要求。软件栈是一组基本软件，开发人员可以在这些软件的基础上添加他们自己的定制软件
智多晶 LWIP 网络通信系统：开启嵌入式设备网络新应用
judy 在 周四, 04/10/2025 - 09:44 提交
智多晶的 LWIP 通信系统就像是一台双核驱动的高性能引擎，搭载在EVAL-SA5Z-30-D1-8U213C开发板上，SA5Z-30芯片中集成CM3微处理器和FPGA
以MIPI项目为例讲解Diamond FIFO生成和例化全过程
judy 在 周三, 04/09/2025 - 16:53 提交
在MIPI多路摄像头拼接项目中，需要使用到FIFO的IP核来进行数据的缓存与时钟域的交互，下面我来介绍一下Diamond FIFO IP核生成与例化的步骤。
智能投影引擎：FPGA加速的全域实时梯形校正解决方案
judy 在 周三, 04/09/2025 - 09:56 提交
北格逻辑的 Keystone 梯形校正 IP，借助高效的数字图像预处理技术，成功构建了光学失真与数字补偿的闭环系统。
思尔芯与玄铁合作IP评测，加速RISC-V生态发展
judy 在 周三, 04/09/2025 - 09:47 提交
随着近来Deepseek的横空出世，降低算力需求，为RISC-V带来了更多的创新机遇。RISC-V计算架构搭乘上AI时代的快车