All node

基于FPGA的数字信号处理（5）--RTL运算的溢出与保护

judy 在 周六, 09/14/2024 - 15:02 提交

为了使运算结果不错误溢出从而导致功能错误，我们应该对运算结果的位宽进行合理的扩展，使其在不浪费资源的情况下保证运算结果的正确性

智多晶迭代式时序优化

judy 在 周六, 09/14/2024 - 09:53 提交

智多晶的EDA工具HQfpga软件对于资源占比较高且时序难以跑出收敛的工程，可以使用循环迭代式(loop/iterative)进行时序驱动优化(tdo–timing driven optimization)

【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-04 IP层程序设计

judy 在 周六, 09/14/2024 - 09:21 提交

ICMP层数据和UDP层数据都要经过IP层打包或者解包，IP层主要功能为判断数据报文类型，进行IP首部校验，添加包头或者过滤包头，处理ICMP请求。

U50的Vivado flow 设置

judy 在 周五, 09/13/2024 - 10:29 提交

Alveo板卡使用有两种流程，Vitis flow和Vivado flow。比较常见的是Vitis flow，运行在固定的platform（官方提供的平台）上面

APB3接口应用-v1

judy 在 周五, 09/13/2024 - 09:47 提交

APB3是一个低功耗低成本接口。所有信号在时钟上升沿传输，每次传输需要两个时钟周期。

基于FPGA的数字信号处理（4）--如何确定Verilog表达式的位宽

judy 在 周五, 09/13/2024 - 09:23 提交

很多时候，Verilog中表达式的位宽都是被隐式确定的，即使你自己设计了位宽，它也是根据规则先确定位宽后，再扩展到你的设计位宽

MathWorks 宣布推出 MATLAB 和 Simulink 的 2024b 版本

judy 在 周五, 09/13/2024 - 09:09 提交

R2024b 推出了几项重要更新，帮助从事无线通信系统、控制系统和数字信号处理应用的工程师和研究人员简化工作流。

基于安路PH系列高速SerDes的HDMI2.0视频传输解决方案

judy 在 周四, 09/12/2024 - 15:27 提交

安路科技PH系列FPGA定位高性价比可编程逻辑市场，针对高带宽应用场景，能够在保持低功耗的前提下，提供同类更佳的收发器和信号处理功能

AI超级周期才刚刚开启！AMD苏姿丰：将加速推出AI芯片

judy 在 周四, 09/12/2024 - 10:46 提交

AMD首席执行官苏姿丰（Lisa Su）发表讲话称，人工智能的超级周期才刚刚开启，而AMD将瞄准英伟达的市场主导者地位，加速推出高性能人工智能芯片。

1分钟快速掌握双向信号(inout信号)

judy 在 周四, 09/12/2024 - 09:31 提交

今天，我们一起来探讨三态门的基本原理、在Verilog中的实现方式。