CNN在ZYNQ上的实现
judy 在 周三, 09/05/2018 - 09:12 提交
ZYNQ简介
All node
告别选择困难症——区分FPGA与CPLD
judy 在 周二, 09/04/2018 - 17:46 提交
如何区分CPLD或FPGA和哪一个更适合自己？这是一个老生常谈的问题，尤其是学生和初学者。如果您也在这个问题上很迷茫，那么就请听小编为您区分FPGA与CPLD。
CPLD
我们先来看看CPLD，在此以Xilinx CoolRunner-II为例。下图是Xilinx CoolRunner-II的架构图。
基于Vivado HLS的帧差图像实现
judy 在 周二, 09/04/2018 - 17:46 提交
作者：晨，来源：FPGA开源工作室
1. 帧差法原理
帧差法的实现非常简单：
PCIe学习（三）——PCIe DMA关键模块分析之二
judy 在 周二, 09/04/2018 - 11:45 提交
简介
这是学习PCIe DMA传输的第二篇博客，在前一篇中叙述了PCIe DMA传输的部分基础知识，并且较为详细的分析了接收引擎的各个状态，这里接着分析第二个关键模块：发送引擎（BMD_64_TX_ENGINE.v）。
软件：VIVADO2017.4
学会System Generator（15）——三种数控振荡器设计方法
judy 在 周二, 09/04/2018 - 10:44 提交
本文是该系列的第15篇。数字控制振荡器（NCO）是FPGA中常用的一个模块，在《FPGA数字信号处理系列》第一篇就对其做了相关介绍。System Generator中的block大致可以分为两类：高层次封装（面向系统级，如第2篇设计中用到的Digital FIR Filter）和低层次封装（面向底层，与FPGA资源的联系更直接）。
【视频】高带宽内存
judy 在 周一, 09/03/2018 - 14:43 提交
在需要高带宽的应用中使用高带宽内存（HBM）。
Python的22个编程技巧，Pick一下？
judy 在 周一, 09/03/2018 - 13:41 提交
1. 原地交换两个数字
Python 提供了一个直观的在一行代码中赋值与交换（变量值）的方法，请参见下面的示例：
x,y= 10,20print(x,y)x,y= y,xprint(x,y)#1 (10, 20)#2 (20, 10)
赋值的右侧形成了一个新的元组，左侧立即解析（unpack）那个（未被引用的）元组到变量 和 。
FPGA驱动VGA显示静态图片
judy 在 周一, 09/03/2018 - 11:40 提交
一 、前言
本文设计思想采用明德扬至简设计法。VGA是最常见的视频显示接口，时序也较为简单。本文从利用显示屏通过VGA方式显示测试图案及静态图片着手带大家接触图像显示应用，算是为后续VGA显示摄像头采集图像以及HDMI高清数字显示方式打个基础。
二、VGA显示原理
系统和芯片架构正在走向异构世界
judy 在 周一, 09/03/2018 - 10:39 提交
作者：Jeffrey Burt
有时候，如果你在业务上持之以恒，生意就会找上门来。
数字设计FPGA应用学习笔记
judy 在 周一, 09/03/2018 - 09:38 提交
第一章 FPGA基础及电路设计
FPGA基础及电路设计包含两个方面的内容，一个是FPGA基础及7系列FPGA基本原理，另外就是FPGA电路设计，FPG广泛应用于军事、医疗、工业、通信等领域，下面是两款实验板：