Xilinx Vivado 硬件诊断（ ila和vio的使用）
judy 在 周五, 08/03/2018 - 15:55 提交
作者：OpenS_Lee
1背景知识
在我们的FPGA设计项目中，硬件的诊断和校验可能会占去超过30%—40%的FPGA开发时间，FPGA的debug也是FPGA设计中重要的一环。掌握并灵活运用FPGA设计工具的debug功能也是加快FPGA设计的关键。
All node
想做AI独角兽？你该和FPGA交个朋友
judy 在 周五, 08/03/2018 - 15:54 提交
最近想必很多人工智能（AI）界小伙伴的朋友圈，都会被一则新闻刷屏：国内AI初创公司深鉴科技被全球排名第一的FPGA公司赛灵思（Xilinx）收购，尽管各方都没有披露收购的财务细节，不过据称先前深鉴科技的估值就已经达到了10亿美元。
ZYNQ之uboot，kernel，设备树，文件系统生成
judy 在 周五, 08/03/2018 - 15:53 提交
Vivado：2016.4
Linux：Ubuntu16.4
ZYNQ：xc7z020
下载文件名称
2016.4-zed-release.tar.xz
device-tree-xlnx-xilinx-v2016.4.zip
SDSoc学习（一）：使用MIO驱动LED
judy 在 周五, 08/03/2018 - 15:52 提交
简介
在XILINX官网上看见了一些SDSoc的介绍视频，感觉这个工具很强大，我之前也有一点点VIVADO+HLS的学习经历，感觉会为学习SDSoc提供一些帮助，所以就尝试学习学习。
UltraScale+ GTH 的手动眼扫描
judy 在 周五, 08/03/2018 - 15:50 提交
描述
UltraScale+ GTH 可实现实时无中断眼扫描。用户可同时接受数据并查看平衡信号眼扩展，以实现在不丢失一个比特位的情况下，全面控制 BER 及信号裕量。
所需的大多数信息都可在 (UG576) UltraScale 及 UltraScale+ GTH 的 RX 裕量分析中找到。
高速连接器发展趋势与质量检验重点
judy 在 周四, 08/02/2018 - 15:48 提交
概况
充分发挥 Python 的威力：用最简单的方法打造互联互通的智能产品
judy 在 周四, 08/02/2018 - 10:47 提交
作者：赛灵思工业物联网战略部 Chetan Khona
智能互联产品背后的心理学
MATLAB数组元素引用的三种方法
judy 在 周四, 08/02/2018 - 09:50 提交
1. Matlab中数组元素引用有三种方法：
Zynq PS读写PL端BRAM
judy 在 周四, 08/02/2018 - 09:45 提交
本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享，通过zynq PS端的Master GP0端口向BRAM写数据，然后再通过PS端的Mater GP1把数据读出来，将结果打印输出到串口终端显示。
涉及到AXI BRAM Controller 和 Block Memery Generator等IP的使用。
无以伦比的系统级功耗削减方案
judy 在 周三, 08/01/2018 - 16:30 提交
Xilinx 器件可通过精选芯片工艺和功耗架构为所有产品组合实现高电源效率，包括 Spartan-6 系列及 7 系列、UltraScale 以及 UltraScale+ FPGA 和 SoC。对于每一代产品，Xilinx 都不断提升其节电功能，包括工艺改进、架构创新、电压缩放策略以及高级软件优化策略等。以下是特定产品组合功能的详细信息、芯片工艺优势和基准比较。