【视频】利用 Xilinx Vitis 加速 AI 摄像头开发
judy 在 周四, 04/02/2020 - 10:12 提交
在网络培训、大数据和 ML 研究三方面快速发展的推动下，所谓“深度学习”正迅速成为主流。这种说法在嵌入式视觉应用中体现得最为明显，其最终目的是教会机器“领会”。嵌入式视觉应用的范围似乎是无穷无尽的，从确保生产线零缺陷的机器视觉摄像头，到监控交通、检测盗窃和灾难的杆装“智慧城市”摄像头
All node
HLS调用Vitis库
joycha 在 周四, 04/02/2020 - 09:40 提交
Vitis视觉库可用于构建Vivado®HLS中的应用程序。本节详细介绍如何将Vitis vision库组件集成到Vivado HLS 2019.2的设计中。本节提供了有关如何通过Vivado HLS 2019.2 use flow运行单个库组件的步骤，其中包括C仿真、C合成、C/RTL联合仿真以及将RTL作为IP导出
速来，Vitis AI 1.1 现已开放下载！
judy 在 周四, 04/02/2020 - 09:15 提交
Vitis™ AI 开发环境是赛灵思的开发平台，适用于在赛灵思硬件平台（包括边缘应用和 Alveo 卡）上进行人工智能推断。它由优化的 IP、工具、库、模型和示例设计组成。Vitis AI 以高效易用为设计理念，可在赛灵思 FPGA 和 ACAP 上充分发挥 AI 加速的潜力。
【视频】Alveo：适用于最新数据中心的自适应加速解决方案
judy 在 周三, 04/01/2020 - 16:35 提交
现代数据中心正在迅速发展。在这种情况下，部署强大灵活的基础架构的需求从未如此迫切。展示 Xilinx Alveo 如何处理苛刻的数据中心工作负载。
PYNQ-Z2初上手——启动PYNQ系统
guanxiao_505740 在 周三, 04/01/2020 - 15:33 提交
PYNQ是利用Python语言对ZYNQ进行开发的项目。PYNQ从SD卡中启动，从镜像文件中加载系统程序，通过网口连接到浏览器上的Jupyter Notebook，在上面进行Python开发。ZYNQ包括一个双核ARM Cortex-A9处理器和一个FPGA，即处理器系统(PS)和可编程逻辑(PL)，主要通过AXI接口连接。
FPGA系列之“Zynq UltraScale+ MPSoC系列开发板介绍”
judy 在 周三, 04/01/2020 - 09:58 提交
目前xilinx的Zynq UltraScale+系列MPSoC面市已经快五年了，但是由于其价格居高不下，目前在产品中的应用还是以高端为主，低端比较少见，大部分玩家还是基于各种开发板在玩，本文就给大家介绍介绍各种各样的开发板，最后给大家推荐一款国产的基于Xilinx的Zynq UltraScale+系列开发套件
Xilinx公司的JESD204 IP核介绍（一）
judy 在 周三, 04/01/2020 - 09:10 提交
Xilinx公司的JESD204 IP核能够实现复杂的JESD204B协议，支持的速度范围为1Gbps~12.5Gbps。该IP核可以被配置成发送器或者接收器，不能配置成同时收发。目前该IP核仅支持vivado软件，不支持ISE，且仅支持xilinx公司的7系列及其以上系列的FPGA硬件。该IP核的主要特性包括以下几点
Xilinx 捐款 110 万美元“抗疫” COVID-19
judy 在 周二, 03/31/2020 - 10:45 提交
面对全球范围内来势汹汹的 COVID-19 疫情，赛灵思全体同仁致力于积极为抗击疫情贡献自己的力量。在这一危机时刻，实际行动比夸夸其谈更响亮 （Actions Speak Louder than Words）。今天，我很自豪地宣布，赛灵思已经为 COVID-19 危机事件捐款 110 万美元。所有捐款均已用于支持全球抗击该疫情至关重要的组织
LDPC编码
judy 在 周二, 03/31/2020 - 10:36 提交
LDPC(低密度奇偶检验)码是由稀疏校验矩阵定义的线性分组码，具有能够逼近香农极限的优良特性，其描述简单，具有较大的灵活性和较低的差错误码特性，可实现并行操作，译码复杂度低，适合硬件实现，吞吐量大，极具高速译码的潜力，在码长较长的情况下，仍然可以有效译码
PYNQ软件框架研讨会视频回顾
judy 在 周二, 03/31/2020 - 09:29 提交
基于PYNQ软件框架，你只需要了解Python，就可以基于Xilinx可编程SoCs（片上系统）开发自己的可重构嵌入式系统，而不必精通Verilog等硬件设计语言。PYNQ是一个开源软件框架，通过基于浏览器的开发环境和Python语言，使可编程SoC更易于使用，也更便于新的开发者上手使用