【新品】Xilinx 最新RFSoC评估套件牛掰上市！
judy 在 周四, 03/26/2020 - 09:58 提交
赛灵思隆重发布了世界一流的Zynq®UltraScale +™RFSoC ZCU216评估套件。该套件专门为系统架构师和RF（射频）设计者而设计。这个革命性的平台在具有高能效，高性能和全部软件可编程的开发系统中，为设计者提供了自适应无线电平台的强大功能
All node
病毒无孔不入，如何无接触、安全优雅地进出家门？
judy 在 周四, 03/26/2020 - 09:31 提交
作为近年来被普通大众认可的“提升幸福指数”产品，智能门锁这个由欧美国家发起、日韩普及的居家用品在中国市场不断渗透。随着市场用户教育深化、消费升级加速等因素影响，2020 年中国智能门锁市场规模将有望达到 340.6 亿
斑马斑马：安富利与 Mipsology 携手共推 Zebra FPGA 深度学习推理加速软件
judy 在 周四, 03/26/2020 - 09:19 提交
赛灵思全球分销合作伙伴——全球领先的技术解决方案提供商安富利公司亚洲宣布，其和 AI 软件领域的创新企业 Mipsology 达成协议，将向其亚太区客户推广和销售 Mipsology 的独特的 FPGA 深度学习推理加速软件 —— Zebra 软件平台
【视频】在 HLS 项目中插入 RTL 黑盒
judy 在 周三, 03/25/2020 - 12:33 提交
自定义 RTL Verilog 代码可以替换 HLS 项目中的 C 函数。 然后，通过 JSON 文件并使用 ap_ctrl_chain 协议将 RTL 编织到其余 C 代码中，以管理 RTL 和 C 代码之间的数据事务。
瑞萨电子推出面向Xilinx FPGA和SoC的全新PMIC参考设计
judy 在 周三, 03/25/2020 - 11:17 提交
瑞萨电子今日宣布推出三款易于使用的电源管理IC（PMIC）参考设计，用于为Xilinx Artix-7、Spartan-7系列FPGA以及Zynq-7000 SoC的多个电源轨供电，并可选配DDR存储器。瑞萨与Xilinx紧密合作，提供低风险且易于开发的电源解决方案，以加速FPGA和SoC设计
Vitis_ZCU102_3_Vitis 实现多核工作
judy 在 周三, 03/25/2020 - 09:43 提交
具体方法与 SDK 的多核工作实现方法基本一致，详细操作可以参考 zcu102 系列文档。本文的代码工程继承 vitis_zcu102_1 文档。
基于FPGA加速的卷积神经网络识别系统
judy 在 周三, 03/25/2020 - 09:17 提交
针对卷积神经网络(CNN)在通用CPU以及GPU平台上推断速度慢、功耗大的问题，采用FPGA平台设计了并行化的卷积神经网络推断系统。通过运算资源重用、并行处理数据和流水线设计，并利用全连接层的稀疏性设计稀疏矩阵乘法器，大大提高运算速度，减少资源的使用
Vitis尝鲜（三）
judy 在 周二, 03/24/2020 - 15:49 提交
这次主要分享一下Xilinx官方的QTV：如何在 Alveo 卡上快速使用 Vitis 进行开发的视频，主要是可以对Vitis有个快速的认识。
使用PyPI来发布FPGA Overlays
judy 在 周二, 03/24/2020 - 10:34 提交
作为Python的官方第三方软件存储库PyPI，目前已将超过222,000个项目收纳囊中，PYNQ作为一款将Python开发语言与FPGA硬件设计完美衔接的产品，自然也是迫不及待地入住PyPI。点开PyPI主页面搜索PYNQ，可以看到已经有边缘PYNQ, Alveo板卡
ZYNQ入门实例——定时器中断与程序固化
judy 在 周二, 03/24/2020 - 09:32 提交
APU系统中CPU以串行执行代码的方式完成操作，软件方式很难做到精准计时，因此调用内部定时器硬件完成计时是更好的选择。本文以定时器中断方式控制LED周期性闪烁为例学习私有定时器的使用。同时学习如何将软件程序与硬件比特流文件一起固化到SD卡中，实现上电自动配置与启动自定义系统