8点FFT实现的几个重要特性
judy 在 周三, 03/19/2025 - 10:00 提交
前面两篇文章详细介绍了DFT和FFT，今天介绍一下使用Verilog实现8点FFT。
judy的博客
emacs中调用verible lint来检查verilog语法
judy 在 周一, 03/17/2025 - 17:07 提交
本文介绍emacs中调用verible lint来检查verilog语法方法。
SystemVerilog用于设计与验证，有哪些好处？
judy 在 周一, 03/17/2025 - 10:10 提交
作为硅片上的舞者，人类科技发展的灵魂工程师，我们在IC设计或者FPGA开发过程中，通过Verilog或SystemVerilog硬件描述语言
详解Xilinx的10G PCS PMA IP
judy 在 周一, 03/17/2025 - 09:51 提交
如果要在Xilinx的FPGA上使用万兆以太网通信，大致有三种方法构建协议栈。第一种使用GTX等Serdes作为底层的PHY
FPGA在AI上的最新成果
judy 在 周三, 03/12/2025 - 15:11 提交
下午有个朋友问我，现在AI发展这么快，怎么没听过FPGA有什么动静，难道FPGA就真的搭不上AI这趟列车了吗？
简要讲解Xilinx的SRIO IP的配置参数（高速收发器二十九）
judy 在 周一, 03/10/2025 - 10:24 提交
Vivado里如何把emacs设为默认编辑器
judy 在 周四, 03/06/2025 - 09:52 提交
习惯了用linux下emacs写代码，最近换到了windows下开发fpga，也想用emacs，怎么办呢？原来在Vivado IDE里就可以设置，但也有一些注意事项。
FPGA标准库-Open Logic
judy 在 周一, 03/03/2025 - 10:23 提交
FPGA 开源生态系统与其他开源社区相差甚远，但它正在突飞猛进，需要每个FPGA工程师努力去维护
FPGA 2025最佳论文--加速视频推理大模型
judy 在 周一, 03/03/2025 - 09:39 提交
这篇文章再来看一篇新鲜出炉的论文，是上海交大和清华大学共同发表的一篇论文。这篇论文获得了FPGA 2025最佳论文奖，是用FPGA对视频生成大模型进行加速优化
YunSDR通信小课堂（第24讲）
judy 在 周五, 02/28/2025 - 15:09 提交
正如前面7.2节所讨论的，在RF-ADC之前，需要适当的放大和模拟滤波。如果接收到的射频信号通过滤波器、放大器等直接从天线到达