下载中心 | FPGA 开发圈

直接射频采样收发器的托管部署注意事项 (v1.0)

描述将 5GNR 无线电与邻近的其他高功率无线电共置一地对设计和架构选择的影响和注意事项。

2022-01-17 | WP541, 无线电

【教程下载】将 Spartan-6 设计迁移到 7 系列及以上

本文描述从 Spartan®-6 到 Spartan-7 FPGA 的迁移过程。

2022-01-14 | Spartan-6, 7系列FGPA

电源设计管理器使用说明

本文档描述了在 Kria™ K26 系统模块 (SOM) 基础上使用电源设计管理器的方式，详细介绍了如何使用电源设计管理器，建议您遵循这些步骤和最佳实践进行操作，这将有助于您以尽可能最快且最高效的方式实现期望的设计目标。

2022-01-12 | KRIA, 电源设计管理器, 每日头条

车载激光雷达白皮书（附下载）

目前，超过 100 家不同的开发公司已投入约 10 亿美元，用于开发高分辨率激光雷达（ LiDAR ）传感器。随着多家 OEM 厂商宣布将激光雷达解决方案纳入畅销车型，其在汽车市场中的应用也将提速。

2022-01-05 | 激光雷达, ADAS, 每日头条

Vivado Design Suite教程：动态功能交换 (v2021.2)

本文演示如何使用Vivado® Design Suite创建一个从HDL综合到BIT文件生成的动态功能交换（DFX）设计。通过DFX，您可以对使用中的Xilinx®器件的某些区域进行重新编程和重新使用，同时该器件继续运行。

2021-12-24 | UG947, DFX, 动态功能交换

Vitis AI RNN用户指南 (v1.4.1)

本文提供了在Xilinx® 硬件平台上实现循环神经网络（RNN）的操作和参考信息。

2021-12-22 | RNN, Vitis-AI, UG1563

MicroBlaze处理器参考指南 (v2021.2)

MicroBlaze™处理器参考指南提供了有关32位和64位软处理器MicroBlaze的信息，它是Vivado®设计套件的一部分。该文件旨在作为MicroBlaze硬件架构的指南。

2021-12-03 | UG984, MicroBlaze

Xilinx FPGA 和 SoC 的 UltraFast 设计方法指南 (v2021.2)

本白皮书描述了推荐的设计方法，以实现对 Xilinx® FPGA 器件资源的有效利用，并在 Vivado® 设计套件中更快地实现设计和时序收敛。提供了推荐方法背后的原因，以支持和实现明智的设计决策。

2021-11-30 | UltraFAST, UG949

Vivado 设计套件用户指南：使用 Tcl 脚本(v2021.2)

本指南详细介绍Vivado®工具中Tcl脚本的使用，查询和修改内存设计的自定义流程。讨论了使用Tcl程序来定义和共享自定义命令。

2021-11-26 | UG894, Tcl脚本, 用户指南

适用于 Versal ACAP 的 XPE 用户指南 (v2021.2)

本文档旨在介绍如何根据 Versal™ ACAP 架构的描述来使用赛灵思的 Xilinx Power Estimator (XPE)。

2021-11-23 | UG1275, Versal ACAP, XPE, 用户指南

Vitis 高级综合用户指南 (v2021.2)

本文描述如何使用 Vitis™ 高级综合工具。

2021-11-19 | UG1399, 高级综合, 用户指南, Vitis 2021.2

Versal ACAP AI 引擎编程环境用户指南 (v2021.2)

本文描述 AI引擎的编程环境。

2021-11-18 | UG1076, Versal ACAP, AI, 用户指南

AI 引擎内核编码最佳实践指南 (v2021.2)

本文描述 AI 引擎内核编码的复杂性。

2021-11-15 | UG1079

Zynq UltraScale+ MPSoC：软件开发者指南 (v2021.2)

本指南总结了使用 Xilinx® Zynq® UltraScale+™ MPSoC 器件进行设计所需的以软件为中心的信息。

2021-11-11 | UG1137, 软件开发

【下载】视频应用水平同步锁定系统应用说明

本文描述了一种使用 Xilinx器件和 PICXO 的技术，该技术去除了外部 PLL 电路以允许 SDI 视频输出与输入 HSYNC 时钟同步。

2021-11-10 | XAPP1308, 视频应用, PICXO

每日头条

SA5T-100 SERDES的ModelSim仿真介绍

本文将详细讲解如何使用ModelSim来仿真SA5T-100 SERDES，这对于项目前期评估阶段的用户将有重要意义，有助于快速熟悉和使用这颗100K逻辑的FPGA。

AMD 赞助两支机器人团队，推动 STEM 教育

AMD 在 2024 赛季赞助了多支 FIRST® 机器人竞赛团队。FIRST® 机器人竞赛旨在教导高中生如何构建能够执行特定任务的机器人

Vitis中的Libraries新功能

Vitis 2023.2是Vitis开发工具变化较大的一个版本，设计流程和界面发生了变化。今天介绍一下Vitis New IDE的一个新功能。

UltraFast 设计方法时序收敛快捷参考指南

本快捷参考指南用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》(UG949) 中的建议快速完成时序收敛

Windows下交叉编译环境的制作

本文介绍一种通过petalinux制作的根文件系统，在Windows平台下建立交叉编译环境的方法。

利用成本优化型 FPGA 和自适应 SoC 释放创新潜能

本电子书主要侧重于为读者介绍成本优化型 FPGA 和自适应 SoC 技术，说明这些技术如何在不降低性能或效率的前提下，为硬件设计提供软件编程能力带来的灵活性优势。

CPM5 QDMA 的 Versal Tandem PCIe启动流程介绍

本文将从硬件设计和驱动使用两个方面介绍基于CPM5 QDMA 的 Versal Tandem设计和启动流程。

Vivado Design Suite 用户指南: 设计分析与收敛技巧

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计