跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
下载中心
【下载】Spartan-7 FPGA满足对成本敏感的市场要求 (v1.1.1)
Xilinx® Spartan®-7系列提供了一系列低成本、高效率的FPGA。这些器件是专门为满足成本敏感型市场的特殊需求而设计的。
2020-12-08 |
Spartan-7
【下载】Vivado设计套件用户指南:编程和调试
Vivado设计套件用户指南:编程和调试
2020-12-03 |
Vivado
,
编程
,
调试
,
UG908
【下载】UltraScal架构PCB设计用户指南
本用户指南介绍了UltraScale架构的PCB设计和引脚规划资源。
2020-11-24 |
UltraScale
,
PCB设计
重复数据删除解决方案
由于网络配置的复杂性,大多数安全和网络监视设备都会收到大量重复数据包。部署在 Alveo 加速卡上的 Accolade FPGA IP 将在所有重复的数据包到达主机应用程序之前快速有效地消除它们。利用此功能,可以回收大量浪费的 CPU 周期并将其用于更高价值的处理。
2020-11-24 |
Alveo加速卡
,
数据删除
,
Alveo-U50
【下载】运用 Versal ACAP开发合成孔径与平面波超声成像
本白皮书介绍了如何运用基于赛灵思技术的先进成像方法实现更优异的成像画质、速度和准确性。平面波和合成孔径成像是本白皮书主要介绍的两种方法,它们为心壁运动、血流和心脏外科手术等难以管理的特定诊断和外科手术带来可观的帧率和准确性提升。
2020-11-12 |
Versal -ACAP
,
超声成像
面向边缘的集成 AI 训练和推断解决方案
Deep-AI 的软件解决方案在 Xilinx Alveo PCIe 卡上运行,从而消除了对 GPU 的需求,并且与 GPU 相比,其性能功耗比或性价比提高了 10 倍。
2020-11-09 |
Alveo
,
AI 加速
,
Deep-AI
【白皮书】在 FPGA 上部署 5G NR 无线通信
本白皮书通过一个 5G NR 小区搜索设计来说明该过程,介绍将 MATLAB® 算法和 Simulink® 模型直接转换为适用于 FPGA 的 HDL 的工作流。
2020-11-02 |
无线通信
,
Matlab
,
Simulink
,
5G-NR
Confinity 低延时消息传递 (CLLM)解决方案
CLLM 4.0 是在 Xilinx Alveo 板上运行的硬件加速低延迟消息传递解决方案。
2020-10-26 |
Confinity
,
Alveo加速器卡
,
CLLM 4.0
,
硬件加速
【下载】面向Zynq UltraScale+ 的隔离设计实例
本文介绍如何将低功率域 (LPD) 作为一个通道和 PL 中的一个三模冗余 MicroBlaze 来创建和实现单片通用 2 通道系统。
2020-10-23 |
Zynq UltraScale+
,
MicroBlaze
,
XAPP133
【下载】Xilinx为IEC61508和ISO26262认证的安全应用降低风险并提高效率
在单个器件中集成安全/非安全功能成为可能。Xilinx提供当今一流的工具和技术,使IEC/ISO安全认证成为可能。
2020-10-22 |
IEC61508
,
ISO26262
,
WP461
【下载】Vivado Design Suite 用户指南:创建和打包自定义IP (v2020.1)
本指南描述了在 Vivado® Design Suite 中创建、打包和重用自定义 IP 的过程。详细介绍了如何使用创建和包装 IP 向导来包装自定义 IP,包括 IP 集成器中开发的 IP 和高级 IP 包装选项。
2020-10-20 |
UG1118
,
用户指南
【下载】面向 UltraScale+ 的隔离设计流程(IDF)规则/指南
Zynq UltraScale+ 的隔离设计流程主要介绍如何使用支持 Xilinx Vivado 设计套件的 Xilinx IDF 实现安全关键型设计。
2020-10-19 |
XAPP1335
Vivado 隔离验证器用户指南
从 Vivado 2018.3 开始,Vivado 隔离验证器 (VIV) 将与 Vivado 版本集成,支持 UltraScale+ 器件(包括 Zynq UltraScale+)。本文档主要介绍如何在 FPGA/PL 设计中使用新的 Vivado 隔离验证器 (VIV) 来验证隔离。
2020-10-16 |
UG1291
,
Vivado隔离验证器
UltraScale+ 器件 Integrated Block for PCI Express v1.3 产品指南(中文版)
Integrated Block for PCIe® 核是高可靠性、高带宽、高可扩展性的串行互连构建块,适合与 UltraScale+™ 器件配合使用。该核可对 UltraScale+ 器件中提供的集成块进行例化。
2020-10-15 |
PG213
【下载】 Vitis统一软件平台用户指南:系统性能分析(v2020.1)
本指南描述了嵌入式设计中的系统性能监控。
2020-10-13 |
UG1145
第一页
前一页
…
13
14
15
…
下一页
末页