新闻 | FPGA 开发圈

【科普】为什么需要FPGA原型验证？

FPGA原型在数字芯片设计中非常重要，因为相比用仿真器，或者加速器等来跑仿真，FPGA的运行速度，更接近真实芯片

2022-03-04 | FPGA, 原型验证

Alcatel-Lucent应用基于模型的设计(Model-Based Design)为多载波GSM 收发器开发DPD系统

使用基于模型的设计(Model-Based Design)，在FPGA和DSP硬件上建模、仿真、测试和部署数字预失真滤波器和算法。

2022-03-03 | Alcatel-Lucent, 功率放大器

IDC：2022年全球AI市场规模达到4328亿美元增长近20%

根据IDC最新发布数据，全球人工智能收入预计到2022年同比增长19.6%，达到4328亿美元，包括软件、硬件和服务。预计2023年将突破5000亿美元大关。

2022-03-01 | AI技术

在有限的时间内打造高质量的FPGA项目

本文重点讨论工程师如何在限制质量问题的同时加速FPGA设计，从而缩短产品上市时间。这样，他们可以为客户提供更好的交付时间，从而在竞争中获得优势。

2022-02-24 | FPGA, 瑞苏盈科

ABI Research：到2027年机器视觉市场将达360亿美元

根据ABI Research的最新报告指出，直至2027年，机器视觉(Machine Vision)将成为汽车、医疗保健、制造、零售、智能建筑、智慧城市、交通与物流等主要市场，数字化和自动化的关键支持技术。预计将达到360亿美元市场规模

2022-02-22 | ABI-Research, 机器视觉

Lisa Su披露，首款集成Xilinx技术处理器明年面世

AMD 周一宣布完成了对 Xilinx 的收购，创建了一家可以提供各种类型计算设备的公司，当中包括 CPU、GPU 和 FPGA。此举将帮助 AMD 继续扩大其在数据中心领域的影响力

2022-02-15 | 处理器, AMD

AMD完成对赛灵思的收购

AMD今天宣布以全股份交易（all-stock transaction）方式完成对赛灵思（Xilinx）的收购。

2022-02-15 | AMD, 赛灵思, 收购

当 MicroBlaze 位于可重配置模块内部时，如何使用 ELF 文件更新 BRAM 以进行动态功能交换

本文介绍了当MicroBlaze包含在DFX可重构模块（RM）内时，更新MicroBlaze Block RAM的内容。

2022-02-14 | MicroBlaze, BRAM, 动态功能交换

2021年度电子信息类优秀学生竞赛作品赏析

让我们一起看一下全国大学生FPGA创新设计竞赛（FPGA创新赛）和中国研究生电子设计竞赛（研电赛）这两大赛事中的三个优秀作品

2022-02-11 | OpenHW2021, FPGA创新赛

PYNQ框架助力港台大学和高中AIoT STEM教育

2022年PYNQ社区将推出更多易用的overlay帮助更多的年轻人入门AIOT，FPGA和软硬件设计。

2022-02-09 | PYNQ, STEM

数万台智能汽车已部署的解决方案

人工智能、 5G 和车联网技术的发展，正在重新定义未来汽车的安全和人机交互体验。与此同时，各种智能驾驶技术的迭代与部署也日益加速。

2022-02-09 | Zynq, ADAS, 智能汽车

Vitis AI 2.0 全新发布！

本篇文章将会介绍新产品特性，具体包括模型、软件工具、深度学习处理单元以及最新的性能信息。

2022-01-28 | Vitis AI, 每日头条

Frontier推出首款基于FPGA可编程硬件加速的纺织业专用系统单芯片

用户一键就可将数字布料快速转换成3D档案，再串接3D设计软件到电商橱窗，实现从工厂端到品牌设计、电商通路的服饰数字化生产流程

2022-01-25 | FPGA, Fabric-Meta, Frontier, 元宇宙

FPGA龙头赛灵思的大时代

FPGA下游应用场景广泛，需求稳健增长，未来在5G、AI、数据中心、自动驾驶等高算力需求推动下，FPGA芯片市场需求量增长具确定性

2022-01-24 | FPGA, 赛灵思

后疫情时代，FPGA发展要抓住哪些好时机？

在此次疫情防控中，AI、大数据、5G、云网络的运用可谓是“多点开花”。我们迫切的想要知道，在新冠“战役”的背后，FPGA发挥了什么作用？

2022-01-21 | FPGA, FPGA加速

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。