JESD204B调试笔记（实用版）
judy 在 周二, 07/12/2022 - 09:52 提交
进行工程的功能调试时，对AD9144,AD9516进行参数配置是非常重要且必不可少的，这过程中遇到了以下问题。
赛灵思 Fast Fourier Transform IP 中的缩放因子选择
judy 在 周一, 07/11/2022 - 16:54 提交
本文旨在提供有关此 IP 中可用缩放方法的见解，并提供缩放调度选择方法以避免出现文中所述的溢出问题。
从底层结构开始学习FPGA----Block RAM（BRAM，块RAM）
judy 在 周一, 07/11/2022 - 16:36 提交
RAM是什么？RAM就是一张存储表，可写、可读。只要提供地址信息与数据，就可以往指定的地址写入数据
BUFGMUX的使用
judy 在 周一, 07/11/2022 - 10:00 提交
BUFGMUX可能使用Xlinx FPGA器件的都有了解，但从使用角度考虑，做FPGA产品开发时，可能使用比较少，但做FPGA原型验证可能就比较多了。
FPGA工程师如何进行复杂系统设计？
judy 在 周一, 07/11/2022 - 09:34 提交
在5G无线、卫星通信、雷达探测、航天测控等复杂系统设计中，FPGA工程师扮演着重要角色。对于一个FPGA团队来说，需要根据项目需要完成产品的设计和验证，保证项目的交付。
FPGA编程三大范例
judy 在 周五, 07/08/2022 - 15:18 提交
虽然 FPGA 可使用 Verilog 或 VHDL 等低层次硬件描述语言 (HDL) 来编程，但现在已有多种高层次综合 (HLS) 工具可以采用以 C/C++ 之类的更高层次的语言编写的算法描述
从底层结构开始学习FPGA----Xilinx ROM IP的定制与测试
judy 在 周五, 07/08/2022 - 10:33 提交
本文介绍一种在FPGA开发中非常常用的存储类 IP 核——ROM 的使用方法。
童年复古游戏焕发新世代生机
judy 在 周五, 07/08/2022 - 09:28 提交
复古游戏与计算是一个相对新颖、同时又增长强劲的市场，它吸引着希望重温 70、80 年代简易游戏机的游戏迷和编程人员，还有那些渴望极简主义游戏方式的玩家
JESD204B协议中的时钟关系说明详解
judy 在 周四, 07/07/2022 - 16:50 提交
下面的图是JESD204B的时钟关系图，该图非常的重要，一般JESD204B同步不上，或者有其他错误的时候，就要重点检查时钟
如何在Block diagram中为PR区域添加.bd格式的Reconfigurable Module
judy 在 周四, 07/07/2022 - 14:26 提交
关于DFX的问题: 正在尝试为Xilinx Github下的PYNQ_Composable_Pipeline工程的PR_0区域添加新的RM（Reconfigurable Module）