ZC706千兆网测试(ZYNQ,FreeRTOS,Echo,lwIP,TCP,RGMII)
judy 在 周一, 03/08/2021 - 11:11 提交
ZC706中,MAC 控制器与 PHY 通过 RGMII(Reduced Gigabit Media Independent Interface)接口进行连接,实现千兆网。
ZC706中,MAC 控制器与 PHY 通过 RGMII(Reduced Gigabit Media Independent Interface)接口进行连接,实现千兆网。
该演示展示了测试芯片收发器的基本工作情况,用一款 GUI 显示线路速率、均衡值和误码率(显示的性能比适用规范的要求高出几个数量级)。有了基于 ADC 的高级接收器和在 DSP 中实现的 DFE/FFE,该测试芯片和 GTM 收发器可支持各种协议,从超低损耗 OIF-CEI-112G-XSR 到诸如 100GBase-CR4 等高损耗线缆互连,不一而足。
在Vivado使用过程中,会碰到如下情况:设计代码已经编写完成,且仿真、综合或实现中的某一步骤已经通过,不需要再修改。此时可能需要添加一些注释代码,或者调整代码的格式,而任何修改都会导致状态更改为“Out of date”,提示用户更新设计。如何才能在不重新运行综合或实现的情况下解决这个问题?
SmartLynq +模块与 Versal ACAP 完美组合,可实现最佳生产力。本视频演示了通过高速调试端口(HSDP) 进行 Linux 下载有多快,并演示了 SmartLynq+ 模块提供的其他功能。
由 Ubuntu 16.04 机器上不兼容 GTK 版本导致的 Eclipse GUI 问题
低密度奇偶校验(LDPC)软IP内核支持LDPC解码和编码。所使用的LDPC码是高度可配置的,并且所使用的特定代码可以在逐个码字的基础上指定。
针对异步复位、同步释放,一直没搞明白在使用同步化以后的复位信号时,到底是使用同步复位还是异步复位?比如针对输入的异步复位信号rst,使用本地时钟clk将其同步化以后得到一个新的复位信号sys_rst,当使用sys_rst时,是将sys_rst作为同步复位信号还是异步复位信号?
在本视频中,Xilinx 专家 Gordon Brebner 博士讨论了SmartNIC 的发展,P4 可编程能力标准以及 P4 如何解决线速数据包处理的问题。
vivado建立的工程经常会出现版本升级而导致的IP核锁定情况,本文以vivado 2019.2的版本打开旧版本为例,介绍两种更新方法
在2月28日全球最顶尖的FPGA'21大会上,PYNQ团队发布了全新的RFSoC-PYNQ开源框架,示范应用,硬件平台以及丰富教学资源。此次发布不仅仅包括RFSoC-PYNQ框架,对应的Jupyter Notebook全部开源的应用实现。