锐思智芯发布全新融合视觉开发板APX EVK Gen2，为视觉AI产品创新赋能
judy 在 周一, 12/02/2024 - 14:44 提交
ALPIX® 实现了经典图像传感器与新型事件传感器在芯片架构、像素设计、数据处理和算法应用层的全面融合
使用FPGA搭建逻辑分析仪
judy 在 周一, 12/02/2024 - 10:33 提交
之前介绍过使用RP2040制作逻辑分析仪及示波器，今天我们使用FPGA搭建逻辑分析仪
你真的会用`timescale吗？
judy 在 周一, 12/02/2024 - 10:15 提交
`timescale指令我相信大家应该都不陌生，或多或少都见过，可能绝大部分人都能运用，但其实这个常用指令用起来还是有一些需要注意的
打造不可侵犯的网络边界
judy 在 周一, 12/02/2024 - 09:44 提交
企业环境的快速数字化、复杂网络威胁的激增、安全法规的不断演变以及量子计算技术的崛起，在网络安全领域掀起了层层巨浪
CPM PCIE做RC时如何完成对复位信号的控制
judy 在 周五, 11/29/2024 - 16:55 提交
本篇文章通过举例来说明，用户如何根据自己的硬件电路设计来实现对EP端复位的控制
ADI为何收购了Flex Logic？
judy 在 周五, 11/29/2024 - 16:17 提交
这是这个月（2024年11月）最让我惊讶的消息。Analog Devices (ADI) 收购了 Flex Logic。
xilinx原语详解及仿真——ODDR
judy 在 周五, 11/29/2024 - 10:14 提交
本文主要是讲解ODDR的工作模式，并对工作模式进行仿真，同时将OLOGIC的使用方式进行讲解
YunSDR通信小课堂(第3讲)
judy 在 周五, 11/29/2024 - 09:30 提交
接收机从本质上说是发射机的反向实现，但在设计上更为复杂。接收机首先把输入的射频信号下变频为中频信号，然后进行解调
如何在同一块开发板上测试GT远端环回
judy 在 周四, 11/28/2024 - 15:34 提交
环回（loopback）是GT的一种特殊配置模式。可以把发送端的数据直通过自身PMA层或对方器件（不加进一步处理）后再转回给发送器件的接收端
Xilinx PCIe高速接口入门实战（一）
judy 在 周四, 11/28/2024 - 09:54 提交
本文对Xilinx 7 Series Intergrated Block for PCI Express PCIe硬核IP进行简要介绍