Vivado Design Suite用户指南:逻辑仿真

judy 在 周一, 08/12/2024 - 17:30 提交

本文描述 AMD Vivado™ 仿真器作为独立工具和作为 Vivado Design Suite 的一部分的具体使用方式，以及如何使用波形查看器来分析和调试设计

LVDS的GCLK接收方案

judy 在 周一, 08/12/2024 - 15:20 提交

在易灵思的器件上接收LVDS一般采用PLL接收，通过PLL产生两个时钟，一个是fast_clk，一个是slow_clk,分别用于处理串行数据和并行数据

DDR5技术的发展与应用前景

judy 在 周一, 08/12/2024 - 09:50 提交

本期文章，我们将和大家一起了解DDR5技术的发展和应用前景。

Xilinx FPGA常用时钟原语有哪些?

judy 在 周一, 08/12/2024 - 09:39 提交

今天来聊一聊Xilinx时钟管理原语，包括它们的定义、分类以及在设计中的应用。

瑞苏盈科打造基于工业标准SOM的人工智能

judy 在 周五, 08/09/2024 - 11:36 提交

FPGA技术能够以低功耗和低延迟实现复杂的神经网络，同时还能连接大量外设并提供对工业应用非常重要的高稳定性

汽车行业迎来新的飞跃：芯粒成为创新动力

judy 在 周五, 08/09/2024 - 10:33 提交

汽车行业如今正处于技术飞跃的关键转折点，这次转变甚至要比从马车到汽车的转变更具革命性。这场变革迫在眉睫

详细解读UCIe 2.0

judy 在 周五, 08/09/2024 - 09:38 提交

UCIe是一种开放的行业架构标准，可在不同chiplet之间提供die-to-die之间的接口，解决物理芯片间 I/O 层、芯片间协议和软件堆栈问题。

易灵思邀您8月27-29日莅临2024elexcon深圳国际电子展

judy 在 周五, 08/09/2024 - 09:17 提交

易灵思将展示最前沿的16nm钛金系列 TJ375 FPGA芯片技术和相关应用。

打造异构计算新标杆！国数集联发布首款CXL混合资源池参考设计

judy 在 周四, 08/08/2024 - 17:45 提交

国数集联基于FPGA与自主研发的CXL协议IP的先进特性，可实现CPU、GPU、DDR、SSD、FPGA等多类异构资源的系统性融合

智创未来，芯聚梦想 | 2024年智多晶FPGA技术研讨会即将启幕

judy 在 周四, 08/08/2024 - 15:34 提交

本次研讨会智多晶将首次公开最新研发的SA5T-366，SA5T-200，SA5T-100，SA5Z-30等FPGA产品