基于FPGA的SPI协议实现

demi 在 周日, 01/19/2020 - 13:03 提交

SPI——串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM、FLASH、实时时钟，AD转换器以及数字信号处理器和数字信号解码器之间。SPI是一种高速，全双工，同步的通信总线，在芯片上只占用四根线（CS、MOSI、MISO、SCK），极大的节约了芯片的引脚。

如何使用Git进行Vivado工程的管理

demi 在 周日, 01/19/2020 - 12:35 提交

git有多好用我就不用多说了，可谓是程序员必备技能之一。对于一般的软件代码来说，只需把源文件进行git管理即可。但对于FPGA工程师来说，使用git多多少少有几个问题......

音视频图像处理技术高光聚焦：深维科技随赛灵思亮相深圳 LiveVideoStackCon 2019

demi 在 周日, 01/19/2020 - 10:27 提交

2019年12月13日，专业的音视频技术大会LiveVideoStackCon 2019第二场如期在深圳举行，赛灵思联合众多视频处理领域的合作伙伴共同为业界带来了精彩的演讲和实例演示。

超星未来与赛灵思达成战略合作，加速车规级智能驾驶感控平台方案落地

demi 在 周日, 01/19/2020 - 09:23 提交

1 月 16 日，智能驾驶初创企业北京超星未来科技有限公司宣布与自适应和智能计算的全球领先企业赛灵思公司达成战略合作。双方将共同探索如何通过基于 FPGA、ACAP 芯片平台的AI技术推动智能驾驶发展，在全球范围内加速车规级安全、可靠的智能驾驶感控平台解决方案在主机厂及一级供应商中的应用落地。

UART串口通信协议概述

demi 在 周五, 01/17/2020 - 17:30 提交

UART是一种通用串行数据总线，用于异步通信。UART能实现双向通信，在嵌入式设计中，常用于主机与辅助设备通信。UART包括RS232、RS449、RS423等接口标准规范和总线标准规范，即UART是异步串行通信口的总称。

【下载】Zynq UltraScale+ MPSoC 数据手册: DC 和 AC 开关特性

demi 在 周五, 01/17/2020 - 14:09 提交

赛灵思 Zynq® UltraScale+™ MPSoC 支持 -3、-2 和 -1 速度等级，其中，-3E 器件性能最高。-2LE 和 -1LI 器件可以 0.85V 或 0.72V 的VCCINT 电压工作，专为实现更低的最大静态功耗而设计。使用以 VCCINT = 0.85V 工作的 -2LE 和 -1LI 器件时，L 器件的速度规格与 -2I 或-1I 速度等级相同。

【视频】XDF 2019演讲回放 | XRT-加速运行时

demi 在 周五, 01/17/2020 - 12:42 提交

归根结底，所有加速运行时都从根本上执行三个相关任务：内存分配，内存迁移和计算顺序。 在那把伞下隐藏了很多功能！ 在本节中，我们将深入研究Xilinx运行时，以研究硬件加速的“软方面”的细微差别和表达能力。

视频系列 35 - 糟糕！我的视频设计无法运行！这可如何是好？

demi 在 周五, 01/17/2020 - 09:46 提交

本篇博文并非技术类文章，但无疑是专为技术人员撰写的。完成几个项目之后，您心知肚明这些项目能够一蹴而就或多或少都掺杂些运气成分。您可能会遇到人为错误、事先未曾预料到的困难、甚至是超出您控制的问题（比如，源端 (source) 或接收端 (sink) 设备的问题）。

大家一致避免使用的锁存器为什么依然存在于FPGA中？我们对锁存器有什么误解？

demi 在 周四, 01/16/2020 - 12:42 提交

在FPGA的设计中，避免使用锁存器是几乎所有FPGA工程师的共识，Xilinx和Altera也在手册中提示大家要慎用锁存器，除非你明确知道你确实需要一个latch来解决问题。而且目前网上大多数文章都对锁存器有个误解，我们后面会详细说明。

Xilinx ISV 看台 | 锐文科技：用 Open vSwitch 解放 CPU

demi 在 周四, 01/16/2020 - 11:09 提交

锐文科技 CTO闫燕：由于带宽的提升，比如升到25G，甚至100G 的情况时，普通的CPU是没有办法满足网络上的业务的，它需要绑定几个CPU核来做网络加速。而我们的方案可以节省CPU的资源，把CPU本身做的网络上的业务卸载到FPGA里来做，从而大大提升CPU的效率。