卷积神经网络 (CNN) 推断计算成本极高，每次推断都需要数十亿次运算。此外，许多关键应用还需要极低的时延，而且还必须支持极高的帧速率。 鉴于这些限制以及对不足 10W 功耗、高可靠性、安全性和长时间产品使用寿命的需求，我们怎样才能设计出能够提供所需 ML 推断性能的集成式摄像头？

所谓普通时序系统（共同时钟系统）就是指驱动端和接收端的同步时钟信号都是由一个系统时钟发生器提供。

RAM和ROM也是类似的，由于这也是常用的IP核，所有完全有必要在这里记录一下，以后用到了实际后，再补充到实际工程中。随机存储器（RAM），它可以随时从任一指定地址读出数据，也可以随时把数据写入任何指定的存储单元，且读写的速度与存储单元在存储芯片的位置无关。

本应用笔记提供了一种系统，该系统旨在通过利用千兆位收发器和相关PLL中的功能来替代外部压控晶体振荡器（VCXO）电路。

硬件描述语言（verilog，systemVerilog，VHDL等）不同于软件语言（C，C++等）的一点就是，代码对应于硬件实现，不同的代码风格影响硬件的实现效果。好的代码风格能让硬件“跑得更快”，而一个坏的代码风格则给后续时序收敛造成很大负担。

FPGA是一种多电源需求的芯片，主要有3种电源需求：VCCINT，VCCA，VCCD_PLL......

时钟信号的处理是FPGA的特色之一，因此分频器也是FPGA设计中使用频率非常高的基本设计之一。一般在FPGA中都有集成的锁相环可以实现各种时钟的分频和倍频设计，但是通过语言设计进行时钟分频是最基本的训练，在对时钟要求不高的设计时也能节省锁相环资源。

Alveo 自适应加速器卡及 Vitis 开发环境为开发者提供了异构加速框架，用户可以从繁杂的硬件平台设计中腾出手来，只需要专注于开发专有的、高性能的加速核，从而先于市场一步实现超越软件的性能。