先于竞争对手发现投资主题！ 洞察符合标准的红旗规则！ 缩短语言差距！ 大数据时代，赛灵思加速解决方案合作伙伴 SumUp Analytics 助力您从文档中高效提取、发现和验证各类重要信息。 2019 年 6 月 20 日和 25 日，SumUp 将在北京和上海两地分别举办用户见面酒会。

赛灵思暑期活动又要开始了！！！ 100 个小时的实战修炼！！ 涉猎 AI、云加速、边缘计算等热门话题！！ 国际最前沿的研究分享！！

SystemVerilog 接口的开发旨在让设计中层级之间的连接变得更加轻松容易。 您可以把这类接口看作是多个模块共有的引脚集合。与必须在每个模块上定义多个引脚不同的是，您只需在接口中对引脚定义一次，之后只需在模块上定义接口即可。 如果稍后接口中涉及的信号被更改，则仅需更改接口即可。

赛灵思，全球5G射频和mMIMO 部署背后的动力引擎， 宣布将参加6月26日-28日即将在上海浦东新国际展览中心举行的2019 上海世界移动通信大会，届时赛灵思来自国内外的 5G 系统及市场专家将亲临现场， 并携两大最新5G 方案展示与中外参会者进行交流和演示。

在上一篇博客中，我提到赛灵思已通过一个叫作 RF Analyzer 的工具在任何电路板上的任何器件上启用了 RF 数据转换器的调试功能。我现在将用接下来的两篇博文来拆箱此实用程序、查看其主要功能，并了解我们可以如何用它来管理 RF-ADC 和 RF-DAC 块。我还会讲讲如何用它来生成 RF-DAC 激励，以及如何查看和分析 RF-ADC 接收的数据。

随着科学技术的快速发展，数据采集系统已广泛应用于航天、军事、工业、医疗等各个领域，尤其在高精度产品的检测和监控项目中发挥着至关重要的作用。在实际工程应用中，要求采集系统具有高速率、高精度、实时处理、系统稳定性好和通道数量多等特点。

在数字信号处理中，CIC滤波器是FIR滤波器中最优的一种，其使用了积分，梳状滤波器级联的方式。
CIC滤波器由一对或多对积分-梳状滤波器组成，在抽取CIC中，输入信号依次经过积分，降采样，以及与积分环节数目相同的梳状滤波器。在内插CIC中，输入信号依次经过梳状滤波器，升采样，以及与梳状数目相同的积分环节。

赛灵思视频 Video Processing Subsystem IP 核是为了便于使用而被封装到单个 IP 中的一组视频处理 IP。该核是基于 HLS 的 IP。这就是说当您将 IP 添加到设计中后，此核用 C/C++ 编写，然后在后台由 Vivado 转换为 RTL（VHDL/Verilog）。

本视频重点介绍了 V-Nova PERSEUS™，重新定义视频中的质量/码率权衡。