【视频】如何优化 UltraScale 架构 DSP 模块和时钟网络的功耗

judy 在 周四, 01/31/2019 - 11:12 提交

了解 UltraScale DSP 架构，及其如何帮助减少设计功耗，以及 UltraScale 时钟架构的功耗减少功能。您还将学会估计 DSP 和时钟的功耗

Zedboard学习（八）：zedboard移植opencv

judy 在 周四, 01/31/2019 - 10:33 提交

首先要说明的是，往zedboard上移植opencv跟我们平时在pc上安装opencv的过程不同。毕竟zedboard是嵌入式平台很多东西都要删减，而且zedboard官方移植的linux不带图形界面，我们要自己在命令行下配置环境

【XDF资料下载】基于FPGA的视频图像特征识别和对比

judy 在 周四, 01/31/2019 - 09:59 提交

基于FPGA的视频图像特征识别和对比

借助Zynq UltraScale+ RFSoCs缩短设计周期同时最小化风险

judy 在 周三, 01/30/2019 - 14:30 提交

当面对一个项目计划时，你最后一次听到“需要多长时间就花多长时间”或者“如果第一次不成功，不要担心，你总能搞定的”这些话大概是什么时候的事？很可能从来就没有过。随着FPGA变得越来越强大，处理的任务范围也越来越广，缩短设计周期并且最小化风险变得前所未有的重要

Vivado SDK添加函数

judy 在 周三, 01/30/2019 - 14:01 提交

在viado SDK的程序开发中会出现以下的问题

出现问题的原因可能是

没有添加对应的头文件

解决办法：添加对应的头文件 如上图：添加#include”stdlib.h”

没有添加库函数

解决的方法是：

点击工程文件，右键，选择Properties

如下图：

选择 C/C++ Build 下的Setting 选择：Libraries 添加m文件 因为abs()位于math.h函数里

ZynqNet解析（一）概览

judy 在 周三, 01/30/2019 - 11:11 提交

背景：ZynqNet能在xilinx的FPGA上实现deep compression。

目的：读懂zynqNet的代码和论文。

一、网络所需的运算与存储

1.1 运算操作:

  • macc：multiply-accumulation，
  • comp：comparison
  • add: addition/substraction
  • div:  division
  • exp:  expontential

    • 1.2 Memory requirements:

  • activation:  size of output feature maps
  • param:  number of weight parameters

    • 1.3 需求分析：

    【视频】XDF 法兰克福 2018 主题：戴姆勒智能车内 AI 协作

    judy 在 周三, 01/30/2019 - 10:33 提交

    戴姆勒的 Thomas Kaelberer 介绍了 MBUX 车内助手 （MBUX Interior Assistant），这是新款梅赛德斯 GLE 运动型多用途车中首款人工智能解决方案。Xilinx 平台的选择是因为其可针对车辆顶部热约束计算子系统位置提供最佳性能功耗比和最低时延

    System Generator从入门到放弃(七)——不同溢出与量化方式的对比

    judy 在 周三, 01/30/2019 - 09:18 提交

    在介绍Gateway In block时谈到了System Generator中的数据类型，及不同的量化和溢出方式。本文将以两个简单的设计实例，更直观地说明不同的量化和溢出方式有什么区别。

    【XDF资料下载】云中的 FPGA 设计 - 优化基础

    judy 在 周二, 01/29/2019 - 16:49 提交

    本PPT介绍了高效使用云计算来进行 FPGA 设计和性能优化。

    Zedboard学习（七）：VGA显示

    judy 在 周二, 01/29/2019 - 10:46 提交

    VGA硬件接口
    到zedboard官方给出的原理图中查看：

    RGB信号，各四位；这里的设计是使用了电阻分压模拟了DAC芯片实现了4X4X4的RGB信号，如果要更好的显示效果还是建议使用专门的DAC。

    上面给出了所有的引脚分配。

    VGA时序分析