记录《学会System Generator》系列的目的是为了熟练掌握Xilinx公司旗下System Generator产品的使用。本文是该系列的第一篇，主要介绍System Generator的基本知识以及软件的安装。

作者：佐思产研周彦武

央行放水之后，催生出了一大批手握重金的投资机构，而国内优秀的投资标的，特别是高科技领域的标的极为稀缺，AI芯片获得投资易如反掌，一时间冒出来几百家AI芯片公司，也给投机分子可乘之机。

1. 概念
英文名：convolutional neural network

是一种前馈神经网络，即表明没有环路，普通神经网络的 BP 算法只是用于方便计算梯度，也是前馈神经网络。

是深度学习结构的一种，是一种深度、前馈神经网络。

可以使用 BP 算法进行训练

利用Zynq SoC架构上的Python生产力属性，用户可以利用可编程逻辑和微处理器的优势，更轻松地构建人工智能，机器学习和信息技术应用程序设计。

了解有关 Model Composer 2018.1版中新功能的更多信息 - HLS 定点数据类型的增强可视化、全新示例、自定义块创建增强功能等！Model Composer 是一个以算法为中心的 Xilinx 工具箱，可在 MathWorks Simulink; 环境中进行快速设计探索，并通过自动代码生成和优化加速生产路径。

AXI4-Stream协议是一种用来连接需要交换数据的两个部件的标准接口，它可以用于连接一个产生数据的主机和一个接受数据的从机。当然它也可以用于连接多个主机和从机。该协议支持多种数据流使用相同共享总线集合，允许构建类似于路由、宽窄总线、窄宽总线等更为普遍的互联。比较重要的信号线有：

ACLK: 时钟源,全局时钟信号。所有信号在ACLK信号上升沿采样。

开发环境 VirtualBox, Ubuntu 16.04 64 bit, Petalinux 2015.4

在VirtualBox中安装Ubuntu，用户名：xilinx-arm 密码：rootstep1: 与Win10共享文件问题（百度）

step2. apt-get更新源

运行apt-get update。

前言
FPGA的能耗比优于GPU，且设计自由度高，受到许多深度学习开发者的青睐。但是用HDL语言开发神经网络过于复杂，利用Xilinx公司的高层次综合工具vivado HLS开发RTL逻辑的IP核则可以降低开发难度。

前言
在上一次分析中，分析到了
HandoffAddress = LoadBootImage();

花了几天看完了FSBL的代码，在这里做个总结，分析一下zynq的启动过程。

众所周知，xilinx zynq 7000系列的芯片中包括两个部分，PS和PL，也就是FPGA的逻辑编程的部分跟嵌入式ARM的部分，ARM部分是双核的A9处理器。关于FPGA的部分在这里就不说了。其实说的简单点，可以吧这个芯片看成一个带有FPGA外设的ARM处理器，下面详细分析一下启动流程。