大家好，我是 “XDF小助”，首先欢迎各位参加即将在明天拉开帷幕的 XDF（赛灵思开发者大会）。在参会期间，如果您需要帮助的时候，请召唤我吧，我将竭诚为您服务......

  Xilinx公司的FPGA中有着很多的有用且对整个工程很有益处的IP核，比如数学类的IP核，数字信号处理使用的IP核，以及存储类的IP核，本篇文章主要介绍BRAM  IP核的使用。

赛灵思 FPGA 助力 NGCodec H.265 标准尽快进驻华为云

源代码级别调试
Vivado Simulator提供了在仿真过程中debug设计的特性，通过为源代码添加一些可控制的执行条件来检查出问题的地方。总的来说有三种调试方法：

在实时、海量、高并发视频的场景下，FPGA加速找到了自己的发展空间，弥补了VP9在编码复杂度方面的不足，专利费的优势也得以体现。

本博文主要是对基于PCIE（mcap）的部分可重构实现的步骤做一个简单的演示，如有错误之处，欢迎批评指正。值得说明的是，基于PCIE的部分可重构需在ultrascale系列及ultrascale+芯片才能实现，具体哪些系列能实现哪种配置方式如下图所示：

Xilinx® Alveo™ U250 数据中心加速器卡旨在满足现代数据中心不断变化的需求，为重要工作负载（包括机器学习推断、视频转码和数据库搜索与分析）提供比 CPU 高 90 倍的性能。Alveo 加速器卡建立在 Xilinx 16 nm UltraScale™ 架构基础之上，能适应不断变化的加速要求和算法标准，能在不改变硬件的情况下，加速任何工作负载，并能降低总体拥有成本。

有了BOOT.BIN（fsbl+pmu+atl+uboot）、uImage、uramdisk.image.gz,dtb文件，就可以启动了。把上述文件统统拷贝到SD卡，并设置开发板为SD卡启动。

本文是该系列的第22篇。上一篇介绍了使用Image From File和Video Viewer完成图像的采集和输出，并将两部分分别打包为子系统，使其具有通用性。本文将介绍如何使用Simulink提供的回调函数机制，实现从MATLAB工作空间采集和输出图像。

开发环境：
Windows下的Vivado套件
Linux ubuntu