FPGA 开发圈 | FPGA 社区

学会System Generator（6）——设计优化与导入MATLAB变量

judy 在周三, 08/01/2018 - 16:29 提交

本文是该系列的第6篇。第2篇中以数字滤波器的设计为主题，介绍了System Generator的完整设计流程；第4篇对设计进行了资源分析。本文将在此基础上，讨论如何对设计进行优化，以及介绍System Generator可以导入MATLAB的工作区（workspace）变量的特性。

ADC详解

judy 在周三, 08/01/2018 - 16:28 提交

ADC
ADC是模数转换器转换器的供应商的英文简称，是一种能将模拟信号转变为数字信号的电子元件。通常是将信号采样并保持以后，再进行量化和编码，这两个过程是在转化的同时实现的。

2018 IEEE最热门47种编程语言发榜！Python雄踞四项第一

judy 在周三, 08/01/2018 - 16:27 提交

今天，IEEE Spectrum发布了最新的第五届年度编程语言交互排行榜！Python不但雄踞第一，在综合指数、用户增速、就业优势和开源语言单项中，全部霸占榜首。人生苦短，你还不用Python吗？

今天，IEEE Spectrum发布了最新的第五届年度编程语言交互排行榜！

这个榜单综合了9个来源的11个指标，对47种编程语言的流行程度进行排名。

基于FPGA的DDR3六通道读写防冲突设计

judy 在周二, 07/31/2018 - 18:00 提交

作者：张凤麒，张延彬，王忠勇；2018年电子技术应用第7期

【视频】在 DSP48E2 Slice 中使用广泛的多路复用器产品反馈

judy 在周二, 07/31/2018 - 17:59 提交

如何在 UltraScale 架构 DSP48E2 slice 中使用最新广泛多路复用器产品反馈功能。本视频将介绍如何使用随 Vivado Design Suite 2016.1 提供的 verilog CMACC 模板实现、复杂乘积累加函数。

学会System Generator（5）Gateway In和Gateway Out详解

demi 在周二, 07/31/2018 - 17:20 提交

本文是该系列的第5篇。第2篇中以数字滤波器的设计为主题，介绍了System Generator的完整设计流程。本文将对其中使用到的Gateway In和Gateway Out模块进行详细介绍。

Simulink到FPGA的转换

Simulink中的仿真模型为连续时间系统，数据格式多种多样；而FPGA中为离散时间系统，数据必须用一定的位数进行量化。两者之间必须要进行从连续到离散的转换、数据格式的转换，否则无法进行正确的FPGA设计。Xilinx Blockset中提供了相应的解决方案。

Gateway In和Gateway Out这两个block便是Simulink与FPGA之间的转换接口。经过转换后，Gateway In对应的是HDL模型中input；Gateway Out对应的是HDL模型中的output。可以说，所有的System Generator设计中必须包含至少一个Gateway In和Gateway Out。