FPGA 开发圈 | FPGA 社区

Zynq UltraScale +系列之“USB接口设计”

judy 在周三, 01/02/2019 - 10:43 提交

本文主要介绍Zynq UltraScale + MPSoC系列芯片的USB3.0/2.0接口硬件设计。

FPGA挂载NVME SSD（二）

judy 在周三, 01/02/2019 - 09:57 提交

1. 首先要在Ubuntu下安装Petalinux 2017.2
2. 设置Petalinux 环境变量
source //settings.sh

3. 新建目录~/projets/fpga-drive-aximm-pcie
4. 把Windows下的Vivado工程复制到~/projets/fpga-drive-aximm-pcie下
5. 新建Petalinux工程
petalinux-create --type project --template zynq --name petalinux_prj

6. 切换到petalinux_prj目录
cd petalinux_prj/

7. 导入HDF
petalinux-config --get-hw-description ../fpga-drive-aximm-pcie-2017v2_hpc/Vivado/zc706_hpc_pcie/zc706_hpc_pcie.sdk/

随之弹出Linux System Configuration界面，不做任何更改，保存退出

自动驾驶需要传感器融合：“摄像头+雷达”vs.“摄像头+激光雷达”

judy 在周三, 01/02/2019 - 09:21 提交

据麦姆斯咨询介绍，目前，对于科技公司和汽车厂商的高管和工程师来说，自动驾驶汽车（AV）技术及其发展路线图上还有很多问题有待解决。其中，三个悬而未决的大问题正在突显。

无线工程师适用的FPGA系列：立即连接FPGA算法至I/O

judy 在周六, 12/29/2018 - 16:12 提交

无线工程师经常希望使用无线信号实现从概念到原型。诸如USRP（通用软件无线电外设）设备的软件无线电（SDR）提供了满足该需求的灵活解决方案

System Generator从入门到放弃(三)——Digital Filter

judy 在周六, 12/29/2018 - 16:11 提交

Simulink中的仿真模型为连续时间系统，数据格式多种多样；而FPGA中为离散时间系统，数据必须用一定的位数进行量化。两者之间必须要进行从连续到离散的转换、数据格式的转换，否则无法进行正确的FPGA设计

推开Zynq-7000的大门

judy 在周六, 12/29/2018 - 14:16 提交

在2010年4月硅谷举行的嵌入式系统大会上，赛灵思发布了可扩展处理平台的架构详情，这款基于无处不在的ARM处理器的SoC可满足复杂嵌入式系统的高性能、低功耗和多核处理能力要求

ZYNQ Linux开发——ZedBoard使用ubuntu16.04文件系统+桌面

judy 在周六, 12/29/2018 - 10:19 提交

文件系统用的Koheron提供的ubuntu16.04，将镜像文件解压后可以直接使用文件系统，具体使用命令的命令是fdisk 和mount

Vivado时序仿真波形的保存与读取

judy 在周六, 12/29/2018 - 09:20 提交

如何存储关键数据的方法，属于规模测试验证的手段，但对于Verilog的调试过程还不够直观，因为无法确切地了解Verilog代码仿真中各个关联信号是如何作用的。Verilog的确可以像C/C++一样启动调试模式，针对每行代码进行调试。但请注意，由于Verilog是并行执行的，而仿真是采用delta时间逐步并行推进的，采用代码调试较为困难，所以常常需要存储全部或部分仿真数据，这就是波形文件。