Vivado运行Report Timing Summary时，只显示各个子项目最差的十条路径，很可能并不包含你最关心的路近，这个时候显示指定路径的时序报告就显得很重要了，下面就简单介绍一下Vivado下显示指定路径时序报告的流程。

1.打开布局布线后的结果

作者：Sefa Tanis

随着汽车雷达越来越普及，城市环境中拥挤不堪的射频频谱将变成一个电子战场。雷达将面临无意或有意干扰的组合式攻击，设计人员必须像在电子战(EW)中一样实施反干扰技术。

初学Xilinx SDK的开发，下面记录使用到的API函数及自己的理解。若有误，还请指教。

xgpio函数
1、int XGpio_Initialize(XGpio * InstancePtr, u16 DeviceId)

作者：John Swanson，Synopsys公司高级产品营销经理

本文是该系列的第11篇。从前面的设计中可以看出，System Generator最适合的是完成DSP系统的设计，可以大大提高设计效率，而其它设计任务通常仍需要使用HDL模型来设计。

JTAG有10pin的、14pin的和20pin的，尽管引脚数和引脚的排列顺序不同，但是其中有一些引脚是一样的，各个引脚的定义如下。

一、引脚定义

Test Clock Input (TCK) -----强制要求1

传统上，机器视觉是指计算机视觉在工业领域或一些实际应用及处理过程中的使用，其中需要根据视觉系统所做的图像分析，来执行某一功能或结果。视觉系统使用软件来识别预编程的特征，并且基于这些“发现”来触发各种设定的“动作”。描述它的一种最简单方法是：从数字视频和图像数据中自动提取信息。

作者：Ian Collins

静态时序分析是学习FPGA必须学习的一个知识点，通过一段时间的学习，先将自己所学到的一点静态时序分析的基础稍作总结。

把张学友变成“逃犯克星”，让自动驾驶汽车实时识别路况，在顾客进入商场时就能识别他的情绪，嵌入了高速处理性能芯片的智能摄像头越来越接近于智慧城市的“眼睛”。而芯片巨头赛灵思（Xilinx）正是让这些场景得以实现的解决方案供应商之一。