我做FPGA开发9年多了，算是一个大龄工程师了。期间接触过一些项目管理和技术支持之类的工作，不知道为什么，脱离研发做这些工作我总觉得不踏实，也许天生就适合死磕技术。

作者：赛灵思战略市场开发总监 Dale Hitt

人工智能新兴应用通过带可配置加速的片上系统器件来满足日益严格的性能和效率需求

Python初学者编码实践中经常遇到encode error，decode error，如下：

例1：
UnicodeEncodeError: 'ascii' codec can't encode character u'\u5728' in position 1

　上篇该系列博文中讲述W5500接收到上位机传输的数据，此后需要将数据缓存起来。当数据量较大或者其他数据带宽较高的情况下，片上缓存（OCM）已无法满足需求，这时需要将大量数据保存在外挂的DDR SDRAM中。

导语：“AI芯片”这个新鲜的概念在过去一年间逐渐走过了普及的阶段，越来越被大众所熟知。随着大数据发展和算力的提升，AI芯片正迎来新一轮的爆发期。在一片红海的AI芯片市场中，FPGA凭借自己独特的优势占有了一席之地。甚至有媒体报道称，FPGA是AI芯片的终极未来。

XDF（赛灵思开发者大会）报名仅剩一周时间，座位有限。

更多展商精彩方案陆续浮出水面，下面就先带您先一览群英风采，亲身体验及面对面交流，还请您光临现场。。。。

本文介绍了采用创建一个Python脚本，用该脚本模仿R风格的函数的方法来方便地进行统计。

是用R语言还是用Python语言？这是一个旷日持久的争论。在此，我们可以尝试采用折中路线：创建一个Python脚本，用该脚本模仿R风格的函数，来方便地进行统计！

Soc-e 的 Armando Astarloa 使用 HSR / PRP IP 核和 Zynq 演示了以太网冗余演示。

仿真功能概述

仿真FPGA开发中常用的功能，通过给设计注入激励和观察输出结果，验证设计的功能性。Vivado设计套件支持如下仿真工具：Vivado Simulator、Questa、ModelSim、IES、VCS、Rivera-PRO和Active-HDl。

Vivado的仿真流程如下图所示：

petalinux使用太不方便，捆绑的太死板，也不通用，还不如直接用编译器来的简单高效。本文说明从petalinux中提取出源代码的过程，前提是已经petalinux-build完成。