云计算市场热点知多少?这篇报告都为您讲透了!

作者:李云增,来源:商业伙伴

近年来,我国云计算市场发展规模和增速如何?未来将保持多大增速及何种发展趋势?在云计算市场发展过程中,又呈现出了哪些热点?

近日,中国信息通信研究院发布的2018云计算发展白皮书,对上述问题给出了答案。

Vivado HLS 入门(二)

作者:OpenS_Lee

1 概述

影响ADAS装配率的原因竟有这些...

欧洲不仅是世界汽车工业重镇,也是最大的 ADAS 市场。广义来说,所有协助驾驶员进行驾驶,保证驾驶安全、驾驶舒适以及交通顺畅的智能系统都被欧盟视为 ADAS。

Xilinx SDK 初学之——PS对PL寄存器的读写控制

对于FPGA编程时的v文件中的寄存器,在SDK编程时需要一些读写操作,以实现PS与PL部分的信息交换。下面用一具体例子记录所需要的步骤 。如若有误请指正。

Vivado使用技巧(12)——设置DCI与内部参考电压

DCI与内部参考电压

FPGA中有符号数和无符号数的加法运算

FPGA中有符号数和无符号数的加法运算

首先定义一个B比特的二进制数:

verilog HDL表示正数就按一般的规则即可,这里主要讲如何表示负数?

Zynq AXI总线

zynq AXI是很重要的内容,本篇仅是简单的介绍。大量参考了其他书籍。

AXI (Advanced eXtensible Interface) 本是由ARM公司提出的一种总线协议, Xilinx从 6 系列的 FPGA 开始对 AXI 总线提供支持,目前使用 AXI4 版本。

1.AXI总线

ZYNQ有三种AXI总线:

FPGA实现Cortex-M0 SOPC的初步实践

作者:葛兴

cortex-M0是ARM公司的一款开源内核,以低功耗著称,本文提纲挈领的讲述了用FPGA实现SOPC的流程。

1、开源核心

从头开始,在ARM官网上注册,下载ARM cortex M0的源代码以及大量的参考学习文献。

Xilinx DDR IP详解与时序分析

DDR3:使用流程

一. 配置过程
1>首先找到IP核

Vivado及Zynq使用经验

1.添加debug核的合理方法是在源代码中添加(*mark_debug="true"*),综合后,打开综合结果,set debug内这些标记的信号全部在网标内,不会被优化掉。如果不在代码里加这些标记,直接在综合结果里添加net,很多感兴趣的信号会被优化掉,且残缺不全。