Xilinx原语OSERDESE2的使用和仿真
judy 在 周五, 01/14/2022 - 09:09 提交
Xilinx的原语OSERDESE2是一种专用的并-串转换器，每个OSERDESE2模块都包括一个专用串行化程序用于数据和3状态控制。数据和3状态序列化程序都可以工作在SDR和DDR模式。
仿真是指利用计算机模拟现实系统或过程的行为，以便进行测试、分析和验证的过程。在工程和科学领域中，仿真是一种常用的工具，用于研究系统的性能、预测系统的行为、优化系统设计等。
仿真
Xilinx原语IBUFDS、OBUFDS的使用和仿真
judy 在 周五, 01/07/2022 - 09:44 提交
IBUFDS、和OBUFDS都是差分信号缓冲器，用于不同电平接口之间的缓冲和转换。IBUFDS 用于差分输入，OBUFDS用于差分输出。
开发者分享 | 调试 FFT C-Model 仿真和 FFTIP 前仿
judy 在 周五, 03/12/2021 - 14:16 提交
有很多客户在比较 FFT C-Model 仿真和 FFTIP 前仿遇到问题。今天赛灵思技术专家对此提出三种原因和解决办法。
开发者分享 | 说说仿真库编译那点事
judy 在 周一, 12/07/2020 - 12:14 提交
用户在用第三方仿真器对Vivado设计做仿真的时候，面临的第一个任务就是做仿真库的编译。事实上，后续相当一部分碰到的问题都与仿真库编译相关。今天，我们就来梳理一下关于仿真库编译的方方面面。
手把手教你用Python实现Vivado和ModelSim仿真自动化
judy 在 周一, 08/24/2020 - 10:09 提交
芯片设计从RTL代码一直到最后流片的GDSII文件，都是文本文件，因此，掌握文本分析处理语言是集成电路设计的一项重要的基本功。本文是孙义雯同学采用Python语言实现的Vivado和Modelsim联合仿真的自动化脚本，已经在实际项目中经过较长时间的检验，今天开源出来，供大家学习，欢迎留言交流心得体会和改进建议
Xilinx FIR IP的介绍与仿真
judy 在 周四, 07/09/2020 - 09:32 提交
Xilinx FIR IP的介绍与仿真
SV中如何调用C函数
judy 在 周一, 05/18/2020 - 09:18 提交
在仿真验证中，SV语言不能很好的描述复杂的计算或者流程关系，使用软件语言（比如C）就比较方便。那么当我们使用C描述了这些关系后，如何在基于SV的仿真环境中使用呢？有两种方式，一种是将C编译为可执行文件，利用系统函数进行调用。另
在 HyperLynx 上构建 IBIS-AMI 仿真测试台
judy 在 周三, 05/06/2020 - 16:52 提交
本答复记录涵盖在 HyperLynx 中创建 IBIS-AMI 仿真测试平台的步骤。以 UltraScale+ GTY IBIS-AMI 模型为例。本教程使用 HyperLynx VX.2.4。
AXI 基础第 2 讲——使用 AXI Verification IP (AXI VIP) 对 AXI 接口进行仿真
judy 在 周五, 03/27/2020 - 09:27 提交
赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为 AXI Protocol Checker 来使用。此 IP 只是仿真 IP，将不进行综合（它将在 Pass-through 配置中被连线所替代）。
技术分享：信号完整性仿真 - 入门
demi 在 周四, 06/06/2019 - 11:22 提交
在这篇文章中，我们将介绍如何调用 Hyperlynx、如何设置简单的原理图以及如何运行一些基本的仿真操作。Hyperlynx 可支持下列两种仿真工作流程。