Vivado使用技巧(18)——仿真功能概述
judy 在 周三, 09/26/2018 - 10:52 提交![](https://fpga.eetrend.com/files/styles/picture400/public/2018-09/wen_zhang_/100014656-49715-13374-39341-13328-39078-vivado.jpg?itok=8kTFX3fl)
仿真功能概述
仿真FPGA开发中常用的功能,通过给设计注入激励和观察输出结果,验证设计的功能性。Vivado设计套件支持如下仿真工具:Vivado Simulator、Questa、ModelSim、IES、VCS、Rivera-PRO和Active-HDl。
Vivado的仿真流程如下图所示:
仿真功能概述
仿真FPGA开发中常用的功能,通过给设计注入激励和观察输出结果,验证设计的功能性。Vivado设计套件支持如下仿真工具:Vivado Simulator、Questa、ModelSim、IES、VCS、Rivera-PRO和Active-HDl。
Vivado的仿真流程如下图所示:
本文通过一个简单的例子,介绍Vivado 下的仿真过程。主要参考了miz702的教程,同时也参考了Xilinx的ug937, xapp199.。
我的软件平台是Vivado 2015.4, 硬件平台是黑金的AC7010, Zynq 7000, 其实与平台关系不大。
本文分为四部分:工程的建立,测试代码,仿真图形输出,更复杂点的例子。
Simulink 是一个面向多域仿真并和基于模型设计的框模块图环境。它支持系统级设计、仿真、自动代码生成以及嵌入式系统的连续测试和验证。在迁移到硬件之前,在 Simulink 中设计和仿真您的系统。探索和实现您原本不会考虑在内的设计 ,而无需编写 C、C++ 或 HDL 代码。