【视频】在 Vivado 设计套件项目流程中使用 Tcl 命令 judy / 周二, 2 四月 2019 - 09:58 基本 Vivado IDE Tcl 脚本的内容概述 <iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6020355672001' allowfullscreen frameborder=0 width="600" height="400"></iframe> 阅读更多 关于 【视频】在 Vivado 设计套件项目流程中使用 Tcl 命令登录 发表评论
Vivado 2017调用Modelsim仿真 judy / 周四, 21 三月 2019 - 14:25 Vivado是Xilinx公司的FPGA开发工具，熟悉Xilinx的工程师应该对ISE比较不陌生，但是随着时代的发展，FPGA芯片进步很快，Xilinx也已经宣布不再对ISE进行更新，这就意味着Vivado将在以后的发展中逐渐取代ISE，所以掌握好Vivavo的使用，是一个FPGA工程师必备的技能。今天的文章主要是讲解怎么调用Modelsim进行仿真 阅读更多 关于 Vivado 2017调用Modelsim仿真登录 发表评论
Vivado综合操作中的重定时（Retiming） judy / 周二, 12 三月 2019 - 15:25 重定时（Retiming）是一种时序优化技术，用在不影响电路输入/输出行为的情况下跨组合逻辑寄存器从而提高设计性能。图1所示的电路是六输入加法器，其中有一条关键路径，红色推出显示的路径是限制整个电路性能的关键路径。 阅读更多 关于 Vivado综合操作中的重定时（Retiming）登录 发表评论
【视频】2018.3 最新内容 - 嵌入式软件与工具 judy / 周一, 4 三月 2019 - 09:36 此演示重点介绍了 2018.3 嵌入式软件工具和基础架构的新功能和更新。涵盖的主题包括 PetaLinux 增强功能，Linux 和 U-Boot 更新以及 MicroBlaze 更新 阅读更多 关于 【视频】2018.3 最新内容 - 嵌入式软件与工具登录 发表评论
【Vivado仿真 】Vivado 设计套件版本的支持性第三方仿真器 judy / 周二, 22 一月 2019 - 16:48 本文列出了能够与 Vivado 设计套件联用的支持性第三方仿真器。 阅读更多 关于 【Vivado仿真 】Vivado 设计套件版本的支持性第三方仿真器登录 发表评论
【视频】Vivado IDE 中的基本设计分析 judy / 周三, 9 一月 2019 - 16:13 使用 Vivado 设计套件中的各种设计分析特性。 <iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=5841650097001' allowfullscreen frameborder=0 width="500" height="400"></iframe> 阅读更多 关于 【视频】Vivado IDE 中的基本设计分析登录 发表评论
max_fanout命令的正确打开方式 judy / 周二, 8 一月 2019 - 09:32 vivado自带很多命令帮助编译器更好的实现设计者的想法，用得好会变成开发利器。比如，max_fanout命令，本身是用来约束扇出，减少布线拥塞的常用命令。然而很多读者向我反映，使用这个命令之后发现没有任何事情发生，完全没有任何效果。这里我就带大家理一理这个命令的使用方法 阅读更多 关于 max_fanout命令的正确打开方式登录 发表评论
Vivado 2018.2.x 及更早版本的设计咨询——生成的、引用错误主时钟的时钟会导致不正确的时钟偏移 judy / 周四, 27 十二月 2018 - 14:32 本设计咨询主要介绍一个错误的时钟偏移计算导致错误时序收敛的问题。 阅读更多 关于 Vivado 2018.2.x 及更早版本的设计咨询——生成的、引用错误主时钟的时钟会导致不正确的时钟偏移登录 发表评论
【视频】Vivado Design Suite 2018.3 的最新内容 judy / 周三, 19 十二月 2018 - 17:54 本视频重点介绍了 Vivado 设计套件 2018.3 版本中的新增功能，包括对操作系统以及器件的支持情况，还有高层次增强功能，以及各种功能改进以加速设计集成、实现和验证的过程 阅读更多 关于 【视频】Vivado Design Suite 2018.3 的最新内容登录 发表评论
