MicroBlaze处理器参考指南 (v2021.2)
judy 在 周五, 12/03/2021 - 10:51 提交
MicroBlaze™处理器参考指南提供了有关32位和64位软处理器MicroBlaze的信息，它是Vivado®设计套件的一部分。该文件旨在作为MicroBlaze硬件架构的指南。
MicroBlaze
【教程】Xilinx Vivado/Vitis 2020.1创建MicroBlaze工程运行Hello World C语言程序（使用外部DDR3内存）
judy 在 周四, 12/02/2021 - 09:38 提交
添加了DDR3内存以后，程序既可以运行在BRAM里面，也可以运行在DDR3内存里面。但如果运行在DDR3内存里面，固化起来会比较麻烦，需要借助SREC SPI Bootloader。
MicroBlaze 快速入门视频
judy 在 周五, 11/19/2021 - 09:30 提交
该演示视频将为您展示如何使用处理器预设设计创建 MicroBlaze 处理器系统。
关于Xilinx Vitis 2020.1里面MicroBlaze软核的sleep函数卡死的问题
judy 在 周二, 11/16/2021 - 14:31 提交
在Vitis里面创建了一个LwIP工程，调试的时候发现，在BRAM里面运行正常，但如果改到DDR3内存里面运行，启动时就会卡死在sleep函数上。于是建立了一个Hello World工程来检查，代码如下：
【教程】Xilinx Vivado/Vitis 2020.1创建最简单的MicroBlaze工程运行Hello World C语言程序（不使用外部DDR3内存），并固化到SPI Flash
judy 在 周二, 11/09/2021 - 09:18 提交
本教程以米联客XC7A35T FGG484-2开发板为例，详细讲解一下用Xilinx Vivado 2020.1创建MicroBlaze软核工程，然后再用Xilinx Vitis 2020.1建立Hello World C程序工程的完整操作步骤。
【工程师分享】MicroBlaze大内部存储器（AXI BRAM）设计
judy 在 周四, 06/17/2021 - 09:54 提交
MicroBlaze可以使用AXI BRAM存放数据和指令。有些客户软件很大，需要把AXI BRAM的空间做到最大。AXI BRAM底层是Block RAM或者Ultra RAM。器件的Block RAM或者Ultra RAM个数，决定了AXI BRAM的大小。
【下载】面向Zynq UltraScale+ 的隔离设计实例
judy 在 周五, 10/23/2020 - 15:00 提交
本文介绍如何将低功率域 (LPD) 作为一个通道和 PL 中的一个三模冗余 MicroBlaze 来创建和实现单片通用 2 通道系统。
【分享】MicroBlaze大内部存储器（AXI BRAM）设计
judy 在 周一, 07/27/2020 - 10:37 提交
MicroBlaze可以使用AXI BRAM存放数据和指令。有些客户软件很大，需要把AXI BRAM的空间做到最大。AXI BRAM底层是Block RAM或者Ultra RAM。器件的Block RAM或者Ultra RAM个数，决定了AXI BRAM的大小。在ZCU106单板上，有312个Block RAM，有96个Ultra RAM。客户需要1MB存储空间。
【工程师经验分享】MicroBlaze访问Zynq-7000的OCM
judy 在 周五, 06/12/2020 - 10:25 提交
在ZC702单板上，MicroBlaze通过IC/DC端口连接到PS S_AXI_GP0，MicroBlaze读取OCM，得到值DECODE1C。MicroBlaze改为通过DP端口连接到PS S_AXI_GP0，再读取OCM，正常。
Microblaze搭建LWIP
judy 在 周三, 06/03/2020 - 09:45 提交
lwip 是瑞典计算机科学院(SICS)的 Adam Dunkels 开发的一个小型开源的 TCP/IP 协议栈。实现的重点是在保持 TCP 协议主要功能的基础上减少对 RAM 的占用。LwIP 是 Light Weight (轻型)IP 协议，有无操作系统的支持都可以运行。LwIP 实现的重点是在保持 TCP 协议主要功能的基础上减少对 RAM 的占用，它只需十几 KB 的 RAM 和 40K 左右的 ROM 就可以运行