技术

作者：hankf，Xilinx Employee PetaLinux工程编译后，会生成很多临时文件，占用较大的硬盘空间。软件人员可能有很多PetaLinux工程。这种情况下，对于暂时不用的工程，可以删除其中build目录下的临时文件。 下面三个脚本，可以搜索当前目录下的所有PetaLinux工程，并删除其中build目录下的临时文件。由于安全限制，删除了脚步的第一行“#!/bin/...

1.1 概述 下面向大家介绍了使用HLS封装的缩放IP来实现视频图像缩放功能。将HLS封装的缩放IP加入到OV5640图像传输系统，验证图像放大和缩小功能。 测试使用模块：OV5640摄像头，LCD (RGB接口) 屏。 放大测试：将720P分辨率图像放大到1080P。 放大测试：将640x480分辨率图像放大到1024x600 缩小测试：...

作者：徐伟杰，谢永乐，彭礼彪，沈北辰，来源：2019年电子技术应用第7期 摘要： 为提高辐射环境中电子系统的可靠性，提出了一种基于SRAM型FPGA的实时容错自修复系统结构和设计方法。该设计方法采用粗粒度三模冗余结构和细粒度三模冗余结构对系统功能模块进行容错设计；将一种细粒度的故障检测单元嵌入到各冗余模块中对各冗余模块进行故障检测；...

注意：本博文介绍了利用 POST_CRC 试错的方法，但总体而言，赛灵思推荐在所有架构上使用 Soft Error Mitigation (SEM) IP。 SEM IP 提供了一种可用于测试 SEU 检测与纠正能力的机制并提供了更强大的调试能力。 本博文中讨论的功能仅受 7 系列器件的支持。 功能 7 系列...

作者：hankf，Xilinx Employee 工程师可能同时使用多个Vivado工程，以便测试不同的硬件配置。所以需要让一个PetaLinux工程支持多个Vivado工程。 Vivado工程更改后，PetaLinux工程需要更新HDF文件。另外最好在PetaLinux工程里记录使用的所有硬件相关文件，比如bit、HDF文件等。以便将来检查对应的硬件设计。 下面是一个脚本，...

转自：数据派THU，翻译：吴慧聪 简介 提示和技巧总是非常有用的，在编程领域更是如此。有时候，小小的黑科技可以节省你大量的时间和精力。一个小的快捷方式或附加组件有时会是天赐之物，可以成为实用的效率助推器。所以，我在这里介绍下自己编程时最喜欢使用的一些提示和技巧，在这篇文章中汇总起来呈现给大家。有些可能是大家熟悉的，而有些可能是新鲜的，我相信它们会为你下一次处理数据分析的项目时提供便利...

作者：becomequantum，来源：FPGA开源工作室微信公众号 FPGA图像处理的前景如何？ 匿名网友： FPGA图像处理方面通常用于图像的预处理、如CCD和COMS相机中，以及ISP的研究开发；请问这一方向以后的前景如何？ becomequantum： 本人有过多年用FPGA做图像处理的经验，在此也谈一下自己的看法。用FPGA做图像处理最关键的一点优势就是：...

作者：安平博，Xilinx高级工程师；来源：AI加速微信公众号 带宽是影响FPGA加速器的重要因素，因为大量的并行计算对数据量要求很大。如果加速器对数据的访问是不规则的，那么cache miss就会大大影响加速器性能。这篇来自FPGA2019会议的报告，向我们展示了如何来更好的处理cache miss问题，提高对缓存的利用率以及提高加速器效率。 1. Cache miss的问题...

从 Vivado 2019.1 版本开始，Vivado 综合引擎就已经可以支持增量流程了。这使用户能够在设计变化较小时减少总的综合运行时间。 Vivado IDE 和 Tcl 命令批处理模式都可以启用此流程。如需了解有关此流程的详情，请参阅《Vivado Design Suite 用户指南：综合》 (UG901)。 在我们开始讨论增量综合之前，我们先来讨论一下一些重要的概念，...

作者：默宸，来源：FPGA技术联盟 图像处理简而言之就是对图像进行操作从而得到自己想要的结果，它是一个非常广义的概念，包含图像增强、图像复原、图像重建、图像分析、模式识别、计算机视觉等N多个应用方向。这些应用技术有许多在本质上是相通的，但是不同应用领域的关注点往往是不同的。 FPGA做图像处理的优势 用FPGA做图像处理最关键的一点优势就是：FPGA能进行实时流水线运算，...

Verilog语言和VHDL语言是两种不同的硬件描述语言，但并非所有人都同时精通两种语言，所以在某些时候，需要把Verilog代码转换为VHDL代码。本文以通用的XHDL工具为例对Verilog转换到VHDL过程中存在的问题进行了总结，欢迎批评指正。 当我们刚开始学习FPGA时，一定会遇到一个问题： 学习Verilog还是VHDL？ 等我们学习FPGA到一定程度参加面试时，...

介绍一篇在FPGA工程领域特别有价值的文章，虽然该文仅仅是EI检索，连SCI检索都不是，但其对深入理解FPGA动态可重构的概念却具有重要的参考价值。文章阐述了Xilinx FPGA可编程的本质，逆向分析破解了FPGA编程的bit流文件，并将其与FPGA内部电路相对应，对于深度理解动态可编程及FPGA电路结构具有重要的指导价值，LUT动态可编程使得FPGA内部的资源使用起来更灵活，...

无线​设备​和​其​处理​的​数据​量​每年​都​呈​指数​递增​(53% 复合​年​增长​率​[1])。​随着​这些​设备​产生​并​处理​的​数据​量​越来越​多，​连接​这些​设备​的​无线​通信​基础​设施​也​必须​持续​发展​才能​满足​需求。​如​图 1 所​示，​4G 网络​频​谱​效率​的​提高​已经​不足​以​提供 3GPP[2] 定义​的​三大​高级 5G 用例​所需​数据...

作者：付汉杰，hankf@xilinx.com 1. 参考文档 1.1. AR69446 AR# 69446 Zynq UltraScale+ MPSoC Example Design - Use AXI HPC port to perform coherent transfers 1.2. Zynq UltraScale MPSoC Cache Coherency...

作者：Del Jones 许多行业的数据密集型应用持续突破界限，需要快速高效地传输有效载荷数据。5G通信网络系统要求基础设施及其连接器件具有更大带宽。在航空航天和防务行业中，这相当于雷达应用和复杂数据分析仪器要在更短的时间内处理更多信息。相应地，对快速增长的高带宽进行测试与分析便意味着需要使用速度更快、容量更大的电子测试设备。...

实验室回来一批板子，上面有RGMII接口、SGMII接口等各种接口，怎么测试这些网口是否正常呢？的确需要一些经验。比如RGMII接口，最重要的是看在哪里去做的时钟和数据偏移。这时，常常需要使用VIO去读取PHY里面对应寄存器的值，看是否工作在正常RGMII接口时序模式。 测试场景 测试拓扑图如下 试场景连接图 测试方法：...

前言 根据美国土木工程师学会（ASCE）发布的2017年基础设施报告卡，美国614,387座桥梁中近40％至少有半个世纪的历史。2016年，近10％的车辆在结构上存在缺陷。平均每天有1.88亿辆车跨越结构上不足的桥梁。桥梁的管理者们不断寻找更能减小成本效益的方法来保持桥梁的良好维修。 面对人们总是需要主动修复破损桥梁的现状，需要有切实可行的方案进行桥梁损坏情况的维护与检测方式...

概述 当使用现代宽带数据转换器时，管理产生的高速串行数据流是一个巨大的挑战。ESIstream是一个开源的串行数据接口协议，成本极低，支持多种FPGA架构的简单硬件实现，并占用最小的资源。简单来说，它是JEDEC的JESD204B子集1和2标准的开源替代方案。另外，ESIstream可为用户带来很多好处，这里将讨论其中的一些，包括低复杂度、低链接延迟和实现确定性延迟的简单方案。...

做FPGA样机和做芯片的思路其实是有差异的。为了追求好的性能，节省成本，降低功耗（PPA），芯片设计者往往把事情做到极致，去做验证时把各种覆盖率尽可能做到100%，把每个模块电路结构优化到面积最小，通过Power Gating和Clock Gating等技术把功耗降到最低，争取把每次流片（烧钱）的风险降到最低；相比芯片设计流程，FPGA样机的开发人员往往不太注重上述要求，...

将推理加速和传感器数据预处理在Xilinx FPGA中结合，提供GPU和CPU无法企及的性能 CERN 背景：欧洲核子研究中心（法语：Conseil Européenn pour la Recherche Nucléaire；英语：European Organization for Nuclear Research），通常被简称为CERN，是世界上最大型的粒子物理学实验室。这是发现“...

通过使用以200 MHz运行的8个并行浮点加速器，展示小型ZU3EG SoC的科学计算能力。 硬件元件 96Boards Ultra96 ×1 Avnet AES-ACC-U96-PWR ×1 USB Cable Assembly, USB Type A Plug to Micro USB Type B Plug ×1 Mini displayport cable...

DAC 2019 | 西安交大获得DAC快速目标检测竞赛国内第一，全球第二 ——XJTU-Tripler 设计详解 1. 需求分析 1.1 背景 Design Automation Conference 自动设计大会是全球久负盛誉的产学研交流盛会，也是计算机学会推荐的A类会议之一。2019年第56届DAC大会在拉斯维加斯举行。其中系统设计竞赛(System Design...

作者：yolanda，Moderator 在使用 PCI Express IP 进行设计时，如果在第一次尝试与链接伙伴建立链接时就非常顺利，那是非常不错的。但是，有时链接不会那么顺利。 成功的 PCI Express 链接是来自两个不同供应商的产品相互兼容的结果。如果链接失败，问题有可能出在任何一方。 用户通常倾向于将责任归咎于 FPGA，但根据我们的经验，问题可能与链接伙伴（...

作者：hankf，Xilinx Employee Ubuntun 16.04系统，PetaLinux 2019.1 执行"petalinux-config", 失败。 1. PetaLinux 2019.1 执行"petalinux-config", 失败。 [INFO] generating meta-plnx-generated layer File "genprop....