AMD Vitis™ 统一软件平台 2025.1 现已推出
judy 在 周五, 06/20/2025 - 09:54 提交
全新 AMD Vitis™ 统一软件平台 2025.1 版正式上线！此最新版本为使用 AMD Versal™ AI 引擎的高性能 DSP 应用提供了改进后的设计环境。
DSP
利用 LSB 纠正技巧对中点值进行收敛舍入的用例
judy 在 周日, 04/27/2025 - 17:22 提交
本文包含一个设计示例，该示例使用 DSP58 将中点值收敛舍入到最近的偶数和奇数。
FPGA DSP：Vivado 中带有 DDS 的 FIR 滤波器
judy 在 周二, 02/18/2025 - 09:45 提交
YunSDR通信小课堂(第12讲)
judy 在 周五, 01/10/2025 - 15:10 提交
从时域到频域的转换的简单描述如图3.14所示。离散傅里叶变换（DFT）通常以更有效的形式实现为快速傅里叶变换（FFT）
YunSDR通信小课堂(第11讲)
judy 在 周四, 01/09/2025 - 09:51 提交
当信号被量化时，在ADC的每个采样时刻获得的幅度值被映射到一组离散的可能幅度电平中的一个。因此，在采样和量化过程的输出端
YunSDR通信小课堂(第10讲)
judy 在 周二, 01/07/2025 - 10:09 提交
将模拟信号转换为数字等效信号时发生的两个过程分别是采样和量化。可以将采样视为将信号的时间轴转换为一组离散时刻
五种方式｜AMD Versal™ AI Engine 助力提升 DSP 计算性能
judy 在 周三, 12/18/2024 - 17:31 提交
新一代高性能数字信号处理（DSP）应用日益增长的计算需求，正迅速接近传统FPGA架构的资源和功耗上限。您知道吗？借助AMD Versal™ AI Engine ，您能够......
借助 AMD Versal AI 引擎释放 DSP 算力
judy 在 周三, 11/20/2024 - 09:22 提交
AMD Versal AI 引擎使您能够扩展数字信号处理（ DSP ）算力与面向未来的设计，从而适应当前和下一代计算密集型 DSP 应用
FPGA中的DSP-Packing: 提高算法性能/功耗和效率
judy 在 周五, 08/02/2024 - 14:42 提交
一种集成FPGA和DSP芯粒的异构系统级封装
judy 在 周二, 06/25/2024 - 15:41 提交
将多个异构芯粒集成在一起进行封装是一种具有广阔前景且成本效益高的策略，它能够构建出既灵活又可扩展的系统，并且能有效加速多样化的工作负载