跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD Zynq™ UltraScale+™ RFSoC - RF Data Converter 资源
FPGA市场进入新拐点:Microchip降价背后的逻辑与风向
FPGA 大神 Adam Taylor 使用 ChipScope 调试 AMD Versal 设计
Versal ACAP,Vivado 2021.1 - CIPS 3.0 变更日志和移植信息
在 Vivado 2021.1 中,Control, Interfaces and Processing System (CIPS) IP 架构已重新设计。此次升级支持将来自其它 Versal 系列的器件集成到 CIPS IP 内。
2021-07-05 |
Versal ACAP
,
Vivado-2021.1
Xilinx Versal ACAP 演示板
VERSALDEMO1Z 是一个和 Xilinx 联合开发的电源参考板,它为 Xilinx Versal ACAP 平台提供完整的电源轨,ACAP 平台包括自适应引擎、人工智能引擎和标量引擎,以及外部的 DDR 存储器。这款参考板已经开放订购,它既可以作为成熟的整套参考设计,帮助客户抢占设计先机,也可以作为评估平台,快速方便地进行电源测试。
2021-07-05 |
Versal ACAP
,
VERSALDEMO1Z
面向无线开发的 RFSoc DFE 自适应 SoC
本该演示视频介绍了 Zynq® RFSoC DFE,这是一种适用于大规模 5G 部署的自适应无线电平台。
2021-07-05 |
RFSoC
让视觉AI应用开发化繁为简:这样做,你也行!
随着人工智能(AI)应用的高速发展,视觉AI成了各家技术公司逐鹿的主战场。基于机器学习,网络边缘的视觉AI设备可以根据AI推理,完成物体探测、人脸识别、图像分析等多种智能视觉任务,为用户带来全新的体验。
2021-07-02 |
人工智能
,
视觉AI
,
自适应计算
基于Xilinx FPGA的硬件设计总结之PCIE硬件设计避坑
随着FPGA的不断发展,FPGA本身自带的PCIE硬核的数量越来越多,本文以ZU11EG为例介绍,如何进行对应的硬件引脚分配。
2021-07-02 |
XAZU11EG
,
引脚分配
Xilinx DPD v11 — 针对 GaN 功率放大器进行了优化
该演示展示了 Xilinx DPD v11 如何管理 GaN PA 的长期存储存应。该演示使用 Wolfspeed 的 39dBm GaN PA,展示了长期存储存应如何影响光谱发射掩模 (SEM) 和误差矢量幅度 (EVM)。看看 DPD v11 全新长期存储管理功能如何纠正这些不足。
2021-07-02 |
DPD-v11
,
GaN功率放大器
你真的了解FPGA的重构吗?
“重构”对于刚接触FPGA的人来说,可谓十分神秘,对于已经入门的人来说很“简单”,但是你真的了解FPGA的重构吗?
2021-07-02 |
FPGA
,
重构
开发者分享 | 利用 Python 和 PyTorch 处理面向对象的数据集(1):原始数据和数据集
在本文中,我们将提供一种高效方法,用于完成数据的交互、组织以及最终变换(预处理)。随后,我们将讲解如何在训练过程中正确地把数据输入给模型。PyTorch 框架将帮助我们实现此目标,我们还将从头开始编写几个类。PyTorch 可提供更完整的原生类,但创建我们自己的类可帮助我们加速学习。
2021-07-01 |
python
,
PyTorch
,
机器学习
,
数据集
白皮书:使用抽象外壳进行动态函数交换的解决方案效率(v1.0)
本文描述了在为UltraScale+™设备使用动态功能交换时,如何改善编译时间并提高设计安全性。
2021-07-01 |
WP533
,
动态功能交换技术
LPCVC|全球低功耗计算机视觉挑战赛开放报名
2021年计算机视觉挑战赛分别由Facebook和Xilinx各支持一个赛道。在Xilinx的赛道中,主要是是提高研究者在人工智能算法(AI)加速器设计过程中的能量效率意识,同时激发研究人员针对AI加速器优化的新型神经网络架构进行创新性研究和设计。
2021-07-01 |
LPCVC
,
计算机视觉
,
Ultra96V2
Vitis AI 1.3 工具链
本视频简要介绍了 Vitis AI 1.3 工具链,其中包括支持框架的量化器和编译器,并演示了设计流程。
2021-07-01 |
Vitis-AI
白皮书 | Kria K26:边缘端视觉 AI 理想平台
随着人工智能和机器学习算法取得一系列新进展,众多高计算强度的应用正在被部署到边缘设备上。当下,业界迫切需要一种高效率的硬件,既能高效率地执行复杂算法又能适应这种技术的快速演进。在此背景下,赛灵思 Kria K26 SOM应运而生,为 ML 边缘应用开发提供了更加理想的选择。
2021-06-30 |
KRIA
,
K26
,
边缘应用
,
WP529
面向 DFX 的模块设计容器( Block Design Container,BDC )
了解 Dynamic Function eXchange 如何经历几代发展成为功能强大的解决方案,从而在广泛的应用中启用新功能。
2021-06-30 |
DFX
Vitis 2021.1 现已推出!
Vitis统一软件平台是赛灵思最新统一软件平台,支持包括软件工程师和人工智能科学家在内的广泛开发人员,无需用户深入掌握硬件专业知识,就可以从硬件的灵活性与高性能中受益。同时,支持开发者基于赛灵思所有芯片(包括 FPGA、SoC 和 Versal ACAP)的嵌入式软件和加速应用开发。
2021-06-30 |
Vitis-2021.1
重装上阵!2021赛灵思技术日开放报名
2021 赛灵思技术日是一场以“自适应”技术为平台的线下深度互动会议,是软件/硬件研发人员、算法开发、系统架构师的专属会议。在这里,您可以看到最新的产品工具介绍、方案与 IP 更新、应用实例展示等内容,更可以与专家面对面深入探讨从设计技巧、系统性能到架构优化等话题。
2021-06-30 |
赛灵思技术日
‹‹
453 中的第 246
››