跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD推出采用第二代 Versal AI Edge 系列的自动驾驶域控制器
Lattice Nexus 2平台:低功耗、高性能、小尺寸FPGA再创新高
思尔芯第八代原型验证S8-100全系已获客户部署,双倍容量加速创新
【视频】面向智能工厂(Smart Factory)的 OPC UA & TSN
深入了解 Zynq SoC 在基于“OPC UA over TSN”的智能工厂自动化中的作用。
2018-09-13 |
智能工厂
,
Zynq
Zynq-7000 rgb2ycbcr IP的创建与使用
作者:OpenSLee 1 背景知识 IP(Intellectual Property)在嵌入式FPGA设计中,指的是某些设计好的模块,分为软件模块和硬件模块。这些模块,一般都是已经测试好,所有功能完善的,由一些用户自己设计的。有些模块是免费的,也有收费的模块。所有用户都可以将这些IP核(IP Core)导入到自己的工程中,同样,所有用户也都可以定制自己的IP核。...
阅读详情
2018-09-13 |
IP核
,
Zynq-7000
,
Zynq
实现更低功耗的更高吞吐量 —— Xilinx业界首款可配置集成型 SD-FEC
作者:Ambrose Finnerty, 赛灵思 DSP 技术市场管理部 无论是无线还是有线数据通信,保持传输可靠性都是高质量解决方案的基本要求。此类系统的关键构成部分在于高性能软判决前向纠错 (SD-FEC) 功能,发送(编码器)和接收(解码器)路径都需要这个功能。 图 1:典型的数据通信系统 随着数据带宽的不断提升,例如 5G 新无线电 (5G NR) 技术和有线电缆数据服务接口规范 3....
阅读详情
2018-09-13 |
SD-FEC
,
wp498
,
今日头条
Ultra96:最具性价比的 16nm MPSoC 开发套件
产品编号:AES-ULTRA96-G 供应商: 安富利 器件支持: Zynq UltraScale+ MPSoC 产 品 描 述 Ultra96 是一款基于 Arm 技术的赛灵思 Zynq UltraScale+ MPSoC 开发板,符合 Linaro 96Boards 规范。96Board 是开放平台规范,为开发平台定义了一个标准电路板布局,可供软件应用程序、硬件设备、...
阅读详情
2018-09-13 |
AES-ULTRA96-G
,
Ultra96
部分展商公布,丰富演示等你来看 —— XDF 报名倒计时20天!
今天, 部分参与赛灵思开发者大会 (XDF)北京站的展商 Logo 悄然登录 XDF 官方网站, 来自全球各地的合作伙伴、用户纷纷加入大会的全天演示活动中,为致力于打造 “交流,学习和分享”平台的 XDF 平添奕奕光彩 —— 你动心了吗? 距离大会报名截止时间 仅剩 20 天,错过就要再等一年。 今年的 XDF 相比去年规模更大,内容更丰富,专家更多。XDF 北京站将在坐拥长安街,...
阅读详情
2018-09-12 |
XDF-2018
Zynq mio总结
Zynq的IO包括对外连接的GPIO和内部PS与PL通信的AXIO。其中对外的GPIO又分为两种:MIO和EMIO。MIO直连到PS;EMIO则是PS扩展到PL,从PL接出的IO。所以MIO不需要管脚约束,而EMIO需要管脚约束。 1.MIO寄存器 上图为MIO内部构造,对MIO操作即是对以下寄存器进行配置: DATA_RO: 此寄存器使软件能观察 PIN 脚情况,当 GPIO...
阅读详情
2018-09-12 |
MIO寄存器
学会System Generator(17)——转置型FIR滤波器设计
本文是该系列的第17篇。上一篇介绍了使用低层次封装的block搭建直接型FIR滤波器结构的方法,对设计进行时序分析,并将设计流水线化来提高系统的工作频率。转置型FIR滤波器是一种由直接型FIR滤波器变换而来的结构,在几乎相同的结构下有着更好的性能,本文将对此做介绍。 转置型FIR滤波器 滤波器结构框图如下: 直接型FIR滤波器是对输入数据做寄存,这样当设计没有采用流水线时,...
阅读详情
2018-09-12 |
FIR滤波器
,
System Generator
深度学习与神经网络:最值得关注的6大趋势
神经网络的基本思想是模拟计算机“大脑”中多个相互连接的细胞,这样它就能从环境中学习,识别不同的模式,进而做出与人类相似的决定。 典型的神经网络是由数千互连的人工神经元组成,神经元是构成神经网络的基本单位。这些神经元按顺序堆叠在一起,以称为层的形式形成数百万个连接。单位划分如下: 1. 输入单元:用于接收外部环境的信息; 2. 隐藏单元:隐藏层将所需的计算及输出结果传递给输出层; 3. 输出单元:...
阅读详情
2018-09-12 |
深度学习
,
神经网络
【视频】DDS 和 OPC UA 在整个工业物联网中实现实时连接功能
使用 DDS 在 IIoT Edge 范围的应用实现连接功能。
2018-09-12 |
DDS
,
工业物联网
在嵌入式视觉应用中,MIPI CSI-2接口是理想之选吗?
近年来,市面上已涌现出越来越多的嵌入式视觉应用,它们是由嵌入式计算板和相机模块组成的系统。与其他系统相比,这类系统能以更经济、更有效的方式管理视觉任务。 相机接口在上述嵌入式视觉系统的设置中扮演着关键作用,因为它承担着将相机模块与主机连接在一起的重任。 即插即用的USB 3.0、LVDS(Low Voltage Differential Signaling,低电压差分信号)...
阅读详情
2018-09-11 |
CSI-2
,
MIPI
,
嵌入式视觉
【视频】为高端FPGA和μProcessor供电时面临的三大设计挑战
ADI Guneet Chadha探讨当内核电压不断降低时,电源管理解决方案要解决的三大设计挑战。
2018-09-11 |
FPGA
,
μProcessor
,
电源管理
【视频】Python 助力边缘分析与机器学习
本视频介绍 PYNQ 框架如何帮助软件工程师和数据科学家轻松获得工业设备的有价值的片上实时见解。
2018-09-11 |
python
Zynq-7000电子相册的实现
作者:OpenSLee 1 背景知识 电子相册的实现就是通过按键来改变显示器的图片轮换。本节将通过ps端的按键来控制ARM选择不同的图片通过HDMI输出到显示屏。 1.1 AXI_VDMA的介绍 Xilinx的AXI VDMA(Video Direct Memory Access)核是个软核。它提供了高带宽的直接内存存取在内存和支持AXI4-Stream video的目标互联。...
阅读详情
2018-09-11 |
Zynq-7000
,
电子相册
用于 Xilinx MPSoC 和 FPGA 的可配置多轨 PMIC
TPS650864 器件系列是一款单芯片电源管理 IC (PMIC),专为 Xilinx Zynq®多处理器片上系统 (MPSoC) 和现场可编程门阵列 (FPGA) 系列产品而设计。TPS650864 器件的输入电压范围为 5.6V 至 21V,用途 广泛 (请参阅 器件比较表)。该器件适用于墙壁式供电 应用 或 2S、3S 或 4S 锂离子电池组(NVDC 或非 NVDC 电源架构)。请参阅...
阅读详情
2018-09-10 |
PMIC
,
TPS650864
,
电源管理IC
嵌入式视觉中的处理平台概念
引言 什么叫做“嵌入式视觉”? 嵌入式视觉=小型处理板 + 小型相机模块 在嵌入式视觉领域中,处理器有许多分类,SoC, SoM,SBC,FCD分别是什么?他们之间有什么区别和联系?通过本文,您可以有个系统的归纳和了解。 片上系统(SoC) 片上系统(SoC)是嵌入式架构的核心,是实际成像处理的所在点。很多场合里,人们将专业术语“SoC”通俗地等同于“处理器”。然而实际上,SoC包含的不止这些...
阅读详情
2018-09-10 |
嵌入式视觉
第一页
前一页
…
418
419
420
…
下一页
末页