All node | FPGA 开发圈

Vivado使用技巧（16）——SSN转换噪声分析

judy 在周五, 09/14/2018 - 09:31 提交

SSN概述

judy 在周四, 09/13/2018 - 14:30 提交

深入了解 Zynq SoC 在基于“OPC UA over TSN”的智能工厂自动化中的作用。

judy 在周四, 09/13/2018 - 10:29 提交

作者：OpenSLee

1 背景知识

judy 在周四, 09/13/2018 - 09:27 提交

作者：Ambrose Finnerty, 赛灵思 DSP 技术市场管理部

无论是无线还是有线数据通信，保持传输可靠性都是高质量解决方案的基本要求。此类系统的关键构成部分在于高性能软判决前向纠错 (SD-FEC) 功能，发送（编码器）和接收（解码器）路径都需要这个功能。

judy 在周四, 09/13/2018 - 09:26 提交

产品编号：AES-ULTRA96-G
供应商: 安富利
器件支持: Zynq UltraScale+ MPSoC

judy 在周三, 09/12/2018 - 17:03 提交

今天，部分参与赛灵思开发者大会（XDF）北京站的展商 Logo 悄然登录 XDF 官方网站，来自全球各地的合作伙伴、用户纷纷加入大会的全天演示活动中，为致力于打造 “交流，学习和分享”平台的 XDF 平添奕奕光彩 —— 你动心了吗？

距离大会报名截止时间仅剩 20 天，错过就要再等一年。

judy 在周三, 09/12/2018 - 13:44 提交

Zynq的IO包括对外连接的GPIO和内部PS与PL通信的AXIO。其中对外的GPIO又分为两种：MIO和EMIO。MIO直连到PS；EMIO则是PS扩展到PL，从PL接出的IO。所以MIO不需要管脚约束，而EMIO需要管脚约束。

1.MIO寄存器

judy 在周三, 09/12/2018 - 10:01 提交

本文是该系列的第17篇。上一篇介绍了使用低层次封装的block搭建直接型FIR滤波器结构的方法，对设计进行时序分析，并将设计流水线化来提高系统的工作频率。转置型FIR滤波器是一种由直接型FIR滤波器变换而来的结构，在几乎相同的结构下有着更好的性能，本文将对此做介绍。

转置型FIR滤波器
滤波器结构框图如下：

judy 在周三, 09/12/2018 - 09:58 提交

神经网络的基本思想是模拟计算机“大脑”中多个相互连接的细胞，这样它就能从环境中学习，识别不同的模式，进而做出与人类相似的决定。

judy 在周三, 09/12/2018 - 09:20 提交

使用 DDS 在 IIoT Edge 范围的应用实现连接功能。