什么是好的FPGA编码风格？（3）--尽量不要使用锁存器Latch
judy 在 周五, 12/22/2023 - 13:48 提交
在FPGA设计中，几乎没人会主动使用锁存器Latch
All node
AMD Instinct 将在2025年与2027年为德国两台超级计算机提供算力
judy 在 周四, 12/21/2023 - 18:15 提交
AMD、HPC和斯图加特大学之间的合作旨在加速该地区HPC和AI的发展
AI 引擎系列 7 - 在仿真内通过追踪来可视化 AI 引擎事件（2022.1 更新）
judy 在 周四, 12/21/2023 - 17:47 提交
本文将讲解如何生成追踪来观察计算图 (graph) 的状态
数据中心的AI时代转型：挑战与机遇
judy 在 周四, 12/21/2023 - 17:44 提交
随着人工智能的迅速发展和广泛应用，数据中心作为AI技术的基石，也面临着前所未有的挑战和机遇
Versal 自适应 SoC 硬件、IP 和平台开发方法指南
judy 在 周四, 12/21/2023 - 09:37 提交
本文档旨在描述推荐的设计方法，帮助您在设计输入期间有效利用 AMD 的 Versal™ 自适应 SoC 资源。
Vitis 统一软件平台文档
judy 在 周三, 12/20/2023 - 10:26 提交
本用户指南涵盖了 Vitis 入门、使用 Vitis Unified IDE、Bootgen 工具
深入分析：离散傅里叶变换(DFT)和快速傅里叶变换(FFT)
judy 在 周三, 12/20/2023 - 10:11 提交
本文将深入分析离散傅里叶变换(DFT)和快速傅里叶变换(FFT)。
【FPGA图像处理实战】- 图像行缓存设计实现方式二（BRAM）
judy 在 周三, 12/20/2023 - 09:24 提交
本文介绍如何使用BRAM实现图像行缓存的设计
通过JTAG在AMD XILINX SoC器件里启动Linux的方法
judy 在 周二, 12/19/2023 - 17:07 提交
本文将分享通过JTAG启动Linux的方法和脚本
经过BUFGMUX的时钟该如何约束(更新)
judy 在 周二, 12/19/2023 - 16:31 提交
我们先看UG949中举的例子：时序场景如下图所示