PYNQ框架助力港台大学和高中AIoT STEM教育
judy 在 周三, 02/09/2022 - 17:12 提交
2022年PYNQ社区将推出更多易用的overlay帮助更多的年轻人入门AIOT，FPGA和软硬件设计。
All node
基于开源硬加速平台RIFFA架构的PCIe DMA性能测试及分析
judy 在 周三, 02/09/2022 - 10:51 提交
RIFFA 是一种开源通信架构，它允许通过 PCIe 在用户的 FPGA IP 内核和 CPU 的主存储器之间实时交换数据。为了建立其逻辑通道，RIFFA 在 CPU 端拥有一系列软件库，在 FPGA 端拥有 IP 核。本文主要针对其中的DMA性能（Scatter-Gather DMA）进行测试。
Xilinx FPGA中HP HR HD bank分别是什么用途
judy 在 周三, 02/09/2022 - 10:10 提交
在开发FPGA绑定管脚时，经常会看到HP Bank、HR Bank和HD Bank，它们分别是什么意思？分别可以适用于哪些应用个？
数万台智能汽车已部署的解决方案
judy 在 周三, 02/09/2022 - 09:55 提交
人工智能、 5G 和车联网技术的发展，正在重新定义未来汽车的安全和人机交互体验。与此同时，各种智能驾驶技术的迭代与部署也日益加速。
Vitis AI 2.0 全新发布！
judy 在 周五, 01/28/2022 - 14:20 提交
本篇文章将会介绍新产品特性，具体包括模型、软件工具、深度学习处理单元以及最新的性能信息。
一天上手Aurora 8B/10B IP核（二）----时钟、复位与状态指示
judy 在 周五, 01/28/2022 - 14:14 提交
IP是什么？简单来讲，IP就是Xilinx或者第三方开发者把自己的逻辑模块封装成一个黑盒子，然后拿出来给别人用。那什么又是黑盒子？黑盒子就是你看不到里面的东西，你只能看到外面的接口。
使用Vitis AI在Zynq MP上实现手势识别
judy 在 周五, 01/28/2022 - 13:08 提交
本文将使用Tensorflow 2.0从零搭建并训练一个简单的CNN模型来进行数字手势识别，并部署运行在ZynqMP开发板上，来熟悉Vitis AI的工作流程。
手把手教你在Windows下用WSL运行Vitis/Vivado/Petalinux
judy 在 周五, 01/28/2022 - 09:21 提交
想在Windows下完成Xilinx基于Linux的整套开发编译链？觉得虚拟机还是有各种不便？使用WSL2的时候遇到了各种问题？
PYNQ 发布支持Kria SoM的镜像
judy 在 周四, 01/27/2022 - 14:30 提交
PYNQ官方发布了支持Kria SoM-KV260 Starter Kit)的镜像，此次发布中，Linux部分采用了Kria SoM官方的Ubuntu Linux镜像，所有已有KV260平台的用户可以不用重新烧写SD卡 Linux镜像
关于Xilinx 工具报告
judy 在 周四, 01/27/2022 - 14:26 提交
FPGA综合和物理实现工具产生许多种报告,包含了错误和警告、逻辑利用、设计频率、时序、时钟等信息。需要设计者了解大量有关设计工具的知识才能阅读报告,以及迅速找到所需信息