白皮书 ：Versal AI Edge：在边缘端提供 ACAP
judy 在 周三, 08/11/2021 - 10:04 提交
靠近模拟-数字边界边缘节点的位置对真实环境的即时响应受高度重视，众多市场领域存在迫切需求。Versal™ ACAP 产品组合 AI Edge 系列则应运而生，作为一种领域专用架构 (DSA)，有效满足 7nm 芯片工艺系统提出的严苛要求。
All node
【 工程师分享】 Versal AIE 上手尝鲜 -- Standalone例程
judy 在 周二, 08/10/2021 - 18:02 提交
如果是VCK190 ES单板，需要在Lounge里申请"Versal Tools Early Eacess"; "Versal Tools PDI Early Eacess"的License，并在Vivado里使能ES器件。在Vivado/2020.2/scripts/init.tcl的文件里，添加“enable_beta_device xcvc*”，可以自动使能ES器件。
如何将ZCU106例程移植到自定义单板上(3)-Petalinux构建软件系统
judy 在 周二, 08/10/2021 - 09:36 提交
FZU5构建Linux系统过程和FZU3类似，FZU3构建过程参照前一篇文章。下面主要描述一下不同的地方。
面向企业及接入网络扩展实现新一代安全技术
judy 在 周二, 08/10/2021 - 08:53 提交
Xilinx 的 16nm FPGA、SoC 和 7nm Versal™ ACAP 以硬化模块及软 IP 形式提供多种架构组件，这使得它们成了设计新一代安全设备的理想之选。这些 IP 包括高速串行解串器和多速率接口 IP，例如硬化 MAC、PCIe® 接口和内存控制器等。此外，Xilinx 器件还可提供业界一流的最新内存架构，其可为流程分类提供软搜索 IP，因此最适合网络安全与防火墙应用。
自适应计算为何不容小觑？
judy 在 周一, 08/09/2021 - 14:37 提交
作为赛灵思(Xilinx)在疫情之后在北京举办的首场大型线下活动，今年赛灵思技术日特意将主题选定为“‘适’逢芯动，聚创未来”。赛灵思大中华区核心市场销售副总裁唐晓蕾在接受《电子工程专辑》独家专访时表示，虽然只有短短的八个字，但背后所蕴含的，是赛灵思希望在当前复杂多变的环境下，通过自适应计算平台汇集数据、汇聚生态，加速创新的美好愿景。
“即插即用”，快速享受FPGA加速的实力
judy 在 周一, 08/09/2021 - 11:57 提交
FPGA在人工智能领域，突破了“暗硅”为我们带来了更强大的可能性。现在依元素科技提供了一个完整的FPGA加速解决方案，让AI工程师能够以“即插即用”的方式部署 FPGA，AI 工程师隐藏了 FPGA，不需要硬件细节，让他们享受更快的执行。
如何将ZCU106例程移植到自定义单板上(2)-构建硬件平台
judy 在 周一, 08/09/2021 - 09:44 提交
硬件设计主要包括PS设置和VCU设置，VCU参考了pg252和zcu106例程，如下图所示。FZU5输入25MHz时钟，通过PLL产生33MHz和300MHz时钟输入到VCU。此外，PL部分还需要产生风扇控制信号，控制单板风扇。
检查功耗约束
judy 在 周一, 08/09/2021 - 09:34 提交
了解如何在 Versal™ACAP 设计中增加功耗和环境约束，以及如何利用 Vivado® Design Suite 的功耗和时序分析功能。
BittWare XUP-P3R FPGA加速器卡
judy 在 周五, 08/06/2021 - 11:35 提交
BittWare XUP-P3R FPGA加速器卡是基于Xilinx Virtex UltraScale+ FPGA的3/4长PCIe x16卡。Xilinx Virtex UltraScale+ FPGA为需要大规模数据流和数据包处理的系统提供高性能、高带宽和低延迟。
yolov3-tiny移植到zynq020概述
judy 在 周五, 08/06/2021 - 10:53 提交
yolo是目前目标检测落地到硬件中比较常用的AI模型，因为yolo标准版模型参数和计算量太大，所以目前暂时在zynq020上移植的是tiny版本，这里选用yolov3-tiny来移植，输入模型的图像源320x320@15Hz，模型各层如下（其中C是训练时的类别）