All node | FPGA 开发圈

【视频】XDF 2019演讲回放 | 简介：面向云至边缘的 Vitis AI

demi 在周二, 12/31/2019 - 12:18 提交

本演讲视频将介绍从云到边缘的 Xilinx 全新统一 AI 平台。视频将涵盖通过剪枝器、量化器、编译器和运行时的基本工具流程，以直接从TensorFlow 等框架实现 AI 推断。

demi 在周二, 12/31/2019 - 12:12 提交

Xilinx的针对Gigabit应用的FPGA基本都会集成一些高速串行接口，统称为Gigabit Transceiver（GTx），包括GTP、GTR、GTX、GTH、GTZ、GTY（传输速率不断增加）等，不同系列的FPGA集成的GTx不同。

demi 在周二, 12/31/2019 - 12:02 提交

互联结构包括直通模式、只转换模式、N-1互联模式、N-M互联模式。

demi 在周二, 12/31/2019 - 11:55 提交

For 循环是解决问题的瑞士军刀，但是，当需要浏览代码以快速阅读你所做的事情时，它们可能会让人不知所措。有三种技术 — map、filter 和 reduce — 可以通过描述如何进行迭代来代替 for 训练。JavaScript 中也有这些技术，但是在 Python 中的实现略有不同。

demi 在周二, 12/31/2019 - 11:17 提交

所有市场的安全性都变得越来越重要。在Zynq®UltraScale +™平台上使用受信任的执行环境（TEE），通过将安全关键元素与系统的其余部分隔离开来，可以提供主要的安全优势。

demi 在周一, 12/30/2019 - 14:53 提交

Verilog定位手段能够达到以下效果：方便FPGA版本定位、方便样品测试定位、防止他人将无法定位的故障推脱到自己身上。

demi 在周一, 12/30/2019 - 14:45 提交

在xdc文件中，按约束的先后顺序依次被执行，因此，针对同一个时钟的不同约束，只有最后一条约束生效。虽然执行顺序是从前到后，但优先级却不同；就像四则运算一样，+-x÷都是按照从左到右的顺序执行，但x÷的优先级比+-要高。

demi 在周一, 12/30/2019 - 09:56 提交

在本视频中，您将了解使用 Versal ACAP 器件进行 AI 推断的优势，以及如何将神经网络模型映射至异构架构 - 包括 AI 引擎、自适应引擎和标量引擎。课程还将介绍支持直接从 TensorFlow 等行业标准框架进行 AI 模型推断的软件堆栈。

demi 在周一, 12/30/2019 - 09:47 提交

“算力”在未来，就像当年的蒸汽机、电力一样，俨然已经是生产力发展的核心要素，也就是说，谁拥有超越别人的“算力”，谁就会拥有更高的生产力和效率，谁也就能在创新上实现真正的突破，成为推动产业和时代进步的原动力。所以“算力”会和“原力”一样成为人们期望拥有的能力。

demi 在周一, 12/30/2019 - 09:33 提交

12月4日，伴随最后一场动手实验室的结束，2019 赛灵思开发者大会（XDF）在北京正式落下帷幕。通过两个多月的时间，赛灵思致力于将强大的自适应技术带给现场和没能到场的所有开发者，无论是软件工程师，还是AI科学家。- 自即日起，请关注赛灵思官微，及时获取各种内容的下载及解读。