基于Vivado HLS的Canny算法实时加速设计
judy 在 周三, 09/19/2018 - 17:50 提交
作者：谭检成1，2，吴定祥2，3，李明鑫1，2，唐立军1，2；2018年电子技术应用第9期
All node
Vivado HLS 入门实验
judy 在 周三, 09/19/2018 - 16:48 提交
当我们安装好Vivado 的时候，也同时装好了Vivado HLS.。 这是个什么东西？我就有一种想一探究的感觉。网上一查，Vivado High-Level Synthesis。学习了一段时间的Zynq 7000， 找了一个HLS的教程，就开始了如下入门实验，体验高级语言综合设计IP。Vivado HLS是Xilinx 推出的高层次综合工具，采用C/C++语言进行FPGA设计。
Xilinx 亮相世界人工智能大会（WAIC2018） —— 创芯引领时代，智能改变未来
judy 在 周三, 09/19/2018 - 15:49 提交
自适应和智能计算领域的领导企业赛灵思公司（Xilinx）将出席本周于上海·西岸艺术中心举行的为期4天的 2018 世界人工智能大会。赛灵思公司全球副总裁兼首席技术官 Ivo Bolsens 将在会中做“面向机器学习领域的特定计算架构” 的主题演讲。同时，来自深鉴科技（现属赛灵思公司）联合创始人兼CEO，姚颂也将给与会者带来“深度学习算法加速器的演进” 的主题演讲。
XDF 倒计时：部分参展方案露出！！
judy 在 周三, 09/19/2018 - 10:32 提交
随着赛灵思开发者大会（XDF）日益临近，越来越多的小伙伴开始迫不及待地发布了他们所带来的方案和产品，大家是不是有一点点小激动呢？10 月 16 日，我们在长安街畔等您光临。
学会System Generator（18）——音频信号采集与输出
judy 在 周三, 09/19/2018 - 09:31 提交
本文是该系列的第18篇。数字信号处理的内容博大精深，音频信号处理、数字图像处理、雷达信号处理等等都属于DSP系统。从本文开始将记录一些简单的音频信号处理算法在System Generator中的实现方法。本文将介绍如何搭建音频信号的采集与输出模型。
音频信号基础概念
音频信号属于一维信号，一些基本概念如下：
基于Xilinx的RapidIO核配置和AXI-SRIO核设计
judy 在 周二, 09/18/2018 - 16:44 提交
Rapid IO协议由于无主机，且各设备之间可以并行交换信息，所以广泛应用于对交换速率要求高，且交互复杂的应用中。
使用即用型开发板和开源软件快速开发定制的 HP 测试仪器
judy 在 周二, 09/18/2018 - 16:43 提交
作者：Steve Leibson
Xilinx ZYNQ 7000+Vivado2015.2系列（一）——流水灯（纯PL）
judy 在 周二, 09/18/2018 - 11:42 提交
作者： ChuanjieZhu
前言：
MPSOC之2——ubuntu环境配置及petalinux安装
judy 在 周二, 09/18/2018 - 10:41 提交
MPSOC的linux开发需要使用petalinux，选择Ubuntu操作系统。
秒杀GPU：FPGA发明以来最伟大的技术详解
judy 在 周一, 09/17/2018 - 16:40 提交
今年3月份，赛灵思（Xilinx）历史上第四位全球CEO Victor Peng 先生在北京正式宣布赛灵思将推出“自适应计算加速平台”ACAP。Victor 表示：“作为可以和CPU、GPU与FPGA 相提并论、并且性能远超后二者的产品，ACAP可以覆盖更加广泛的应用，帮助人们实现智能互联并且驱动自适应的世界。”