judy的博客 | FPGA 开发圈

Xilinx 电源管理库 (XilPM)介绍及使用

judy 在周五, 08/25/2023 - 14:34 提交

AMD-Xilinx MPSoC 和 Versal ACAP 系列均具有复杂的内部电源结构

judy 在周五, 08/25/2023 - 09:43 提交

EEPROM是一种特殊形式的闪存，其应用通常是个人电脑中的电压来擦写和重编程

judy 在周五, 08/25/2023 - 09:28 提交

本文重点讲解单bit跨时钟域的处理方法

judy 在周四, 08/24/2023 - 11:04 提交

FPGA属于数字电路范畴，工作中我们会碰到时钟频率，信号速率

judy 在周三, 08/23/2023 - 09:10 提交

在Block Design中查找IP时输入Microblaze，就会发现下面几种IP

judy 在周二, 08/22/2023 - 11:30 提交

详细枚举了FPGA中FIFO的分类和特性

judy 在周二, 08/22/2023 - 09:46 提交

了解低延迟FPGA网络加速卡的重要工作流程

judy 在周一, 08/21/2023 - 14:59 提交

本文考虑了一个具有两个发射天线和两个接收天线的MIMO系统

judy 在周一, 08/21/2023 - 09:59 提交

本文介绍了在AMD Xilinx Zynq平台上实现嵌入式软件和FPGA设计的集成工作流程

judy 在周一, 08/21/2023 - 09:38 提交

几年前FPGA时钟只需要连接一个单端输入的晶振，非常容易

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。