带你快速入门AXI4总线--AXI4-Stream篇(2):XILINX AXI4-Stream接口IP源码仿真分析
judy 在 周四, 02/09/2023 - 09:14 提交
Vivado在打包IP核的时候提供了AXI4-Stream的接口,接下来分别例化两个IP
Vivado在打包IP核的时候提供了AXI4-Stream的接口,接下来分别例化两个IP
本文将解释“什么是深度学习”和“使用 FPGA 进行深度学习的好处”
本次设计选用了两块ZYNQ开发板,ZYNQ支持双千兆网卡,操作系统为linux
本文介绍了RFSoC RF 数据转换器的 RFdc 驱动程序的结构体的部分
在这篇文章中,我们照葫芦画瓢,也打包2个AXI4-Lite接口的IP,来对其的仿真和原始代码学习一番
之前我们在讲serdes的时候讲到了使用in-system-ibert来进行眼图的扫描
该系列先对AXI4-Stream协议及其使用做一个简单的介绍
本项目主要是设计AI加速器,利用Xilinx的CDMA加载权重,输入到PL区的Block Ram
本文概述了如何在系统中使用RFSoC 射频数据转换器的自动增益控制和NCO跳频功能。
这个算法对图像有一定的包边去噪效果,在FPGA上实现起来复杂度较低