judy的博客

MIPI CSI-2 Receiver Subsystem应用总结

judy 在 周三, 04/27/2022 - 10:02 提交

在进行MIPI摄像头开发时，经常用到Xilinx的MIPI CSI-2 Receiver Subsystem IP，下面对该IP使用方法进行简单介绍。

Vivado report_clock_interaction结果中不同颜色代表的含义

judy 在 周二, 04/26/2022 - 10:51 提交

report_clock_interaction矩形框内的不同颜色表征了不同时钟域之间的路径所呈现的约束状态而非Slack（时序裕量）的恶化程度

状态机FSM的输出如何避免毛刺?

judy 在 周五, 04/22/2022 - 09:58 提交

本文主要讲述了如何避免FSM输出毛刺。

一天上手Aurora 8B/10B IP核（4）----从Streaming接口的官方例程学起

judy 在 周三, 04/20/2022 - 09:57 提交

Xilinx的技术生态做的非常好，基本上所有常用的IP核都有官方例程供开发者学习，咱不用白不用，今儿咱就一起白嫖他一手----从官方例程开始学习如何具体使用这个IP核。

FPGA芯片快速选型的「4」个方面

judy 在 周二, 04/19/2022 - 17:41 提交

阅读本文将有助于你的FPGA选型和设计过程，并且有助于你规避许多难题。

一天上手Aurora 8B/10B IP核（3）----时钟、复位与状态指示

judy 在 周二, 04/19/2022 - 14:27 提交

IP是什么？简单来讲，IP就是Xilinx或者第三方开发者把自己的逻辑模块封装成一个黑盒子，然后拿出来给别人用。那什么又是黑盒子？

AXI总线工作流程

judy 在 周一, 04/18/2022 - 10:04 提交

在zynq开发过程中，AXI总线经常遇到，每次看到AXI总线相关的信号时都一头雾水，仔细研究一下，将信号分分类，发现其实也不难。

FPGA时钟篇(三) MRCC和SRCC的区别

judy 在 周一, 04/18/2022 - 09:42 提交

我们前面的两篇文章讲了7系列的时钟结构和clock region内部具体组成，这篇文章我们来讨论下MRCC和SRCC的区别。

​硬件加速 3D 实时感知 (HARP-3D)项目分享

judy 在 周五, 04/15/2022 - 10:04 提交

使用在 ULTRA96V2 上运行的深度神经网络在 LiDAR 点云中进行 3D 对象检测的端到端演示。

机器学习三个时代的计算趋势

judy 在 周三, 04/13/2022 - 16:53 提交

基于这些观察，机器学习的计算历史被划分为三个时代——前深度学习时代、深度学习时代和大规模时代。本文总结了用于训练高级机器学习系统快速增长的计算需求。