跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
下载中心
利用 P4 和 Vivado 工具简化分组处理设计
本文介绍在开发基于 FPGA 的数据包处理系统时，如何使用 P4 工具大幅减少工程工作量。
2024-01-26 |
P4
,
Vivado
,
数据包处理系统
,
WP555
UltraScale 设备中 1.25G/2.5G PON 应用的突发时钟数据恢复
本文描述了符合 ITU-T G.987 和 ITU-T G.989 标准的分数突发时钟数据恢复 (BCDR) 电路的实现
2024-01-11 |
XAPP1277
,
UltraScale
Vitis AI 用户指南 v3.5
本指南旨在描述 AMD Vitis™ AI 开发套件，它属于全栈深度学习 SDK，适用于深度学习处理单元。
2024-01-02 |
UG1414
,
Vitis AI
,
用户指南
AI 引擎内核与 graph 编程指南v2023.1
本文描述 AI 引擎内核与 graph 编程的内部函数。
2023-12-26 |
UG1079
,
AI引擎
Versal 自适应 SoC 硬件、IP 和平台开发方法指南
本文档旨在描述推荐的设计方法，帮助您在设计输入期间有效利用 AMD 的 Versal™ 自适应 SoC 资源。
2023-12-21 |
UG1387
,
Versal
Vitis 统一软件平台文档
本用户指南涵盖了 Vitis 入门、使用 Vitis Unified IDE、Bootgen 工具
2023-12-20 |
Vitis
,
用户指南
,
UG1400
,
首页推荐
Versal 自适应 SoC 系统集成和确认方法指南
本文档旨在描述推荐的设计方法，帮助您以 AMD Versal™ 器件为目标，满足设计收敛期间的性能目标。
2023-12-15 |
UG1388
,
v2023.1
,
Versal
Versal 自适应 SoC 系统和解决方案规划方法指南
本文描述基于目标应用制定 AMD Versal™ 自适应 SoC 系统规划的设计方法论建议。
2023-12-12 |
Versal
,
UG1504
,
v2023.1
Versal 自适应 SoC 设计指南 v2023.1
本指南提供 AMD Versal™ 自适应 SoC 硬件功能以及创建或移植设计时的块级注意事项的概述
2023-12-08 |
Versal
,
UG1273
,
v2023.1
,
每日头条
电源设计管理器用户指南 (UG1556) v2023.1
本文描述如何使用 AMD 电源设计管理器 (PDM) 来进行功耗估算
2023-12-07 |
电源设计管理器
,
UG1556
,
PDM
,
每日头条
Vivado Design Suite 用户指南：编程和调试
为硬件平台创建 PL IP 块、创建 PL 内核、功能仿真以及评估 AMD Vivado™ 时序收敛
2023-10-31 |
Vivado
,
用户指南
,
首页推荐
采用AI引擎的超采样率数字傅立叶变换设计
AMD Versal™ AI Core 设备的 AI Engine 阵列中引入高吞吐量、低延迟的反离散傅立叶变换 (IDFT) 实现。
2023-09-27 |
人工智能
,
傅立叶变换
,
XAPP1400
Vitis Unified IDE 和通用命令行参考手册
本文档旨在逐步指导您熟悉各种 Vitis 工具，这些工具采用自下而上的设计流程来开发系统组件
2023-09-13 |
Vitis
,
IDE
,
用户指南
,
首页推荐
Vitis HLS：使用任务级并行性的高性能设计
Vitis™ HLS 利用 AMD FPGA 提供的独特优势和特性，为高性能设计优化 C 代码
2023-08-24 |
Vitis-HLS
,
WP554
VHK158 评估板用户指南
本文详细介绍了 VHK158 评估板的功能
2023-08-11 |
VHK158
,
用户指南
,
Versal
,
UG1611
,
首页推荐
第一页
前一页
1
2
3
…
下一页
末页
