新闻 | FPGA 开发圈

做小型FPGA的思路

莱迪思在最近的新品发布会活动上援引统计机构IHS的数据，FPGA这类型的芯片未来4-6年的市场增长速度，会快于整个半导体市场

2025-01-03 | FPGA

Agilex™ FPGA为当今以数据为中心的世界提供出色的灵活性和敏捷性

Agilex™ FPGA及SoC相较于前代，逻辑性能、功耗、DSP功能及设计效率均显著优化，有力支撑新一代高性能应用，有效应对数据计算挑战。

2025-01-02 | Agilex, FPGA, 数据中心

Agilex™ 5 系统级模块的 AI 发展潜力

iW-RainboW-G58M 适用于要求高性能、低延迟处理以及可支持嵌入式 AI/ML 的定制逻辑实施的应用

2024-12-31 | Agilex-5, iWave, iW-RainboW-G58M, AI技术

中科亿海微SoM模组——1553B通信板

中科亿海微推出的1553B通信板是一种用于航空航天领域的通信设备组件，基于MIL-STD-1553B标准，能够有效支持复杂系统中的数据交换需求

2024-12-27 | 中科亿海微, 1553B通信板, FPGA

莱迪思2024年开发者大会回顾：现在是拥抱可编程方案的大好时机

莱迪思高管在大会开幕式上发表了主题演讲，宣布推出新一代小型FPGA平台Lattice Nexus™ 2和基于该平台的首款器件

2024-12-27 | 莱迪思, Nexus-2

从概念到部署，FPGA为创新设计提供更强的安全保护

随着计算技术的广泛应用，产品技术的安全性越来越受到重视。Altera致力于设计和制造世界上最安全的技术产品，采用专用的、高度可配置的安全硬件和固件进行设计

2024-12-27 | FPGA, Altera

MathWorks 利用新质生产力工具加速工程教学的变革

MATLAB 和 Simulink 作为全球工程和科学领域最广泛使用的计算软件，已被高校教学和科研广泛应用，对提升学生的计算能力

2024-12-26 | MathWorks, Matlab, Simulink

创新的FPGA技术实现低功耗、模块化、小尺寸USB解决方案

本文总结了业界用于高性能 USB 3 设备的一些典型解决方案，并介绍了一种新的架构，这种架构既能节省功耗和面积，又能提高灵活性和易用性

2024-12-26 | FPGA, 莱迪思, USB, CrossLinkU-NX

Cadence 推出 Palladium Z3 和 Protium X3 系统，开启加速验证、软件开发和数字孪生新时代

与前一代产品相比，Cadence 新一代“动力双剑”组合的容量增加超过 2 倍，速度快 1.5 倍，可助力设计人员快速开发先进芯片，满足生成式 AI、移动、汽车、超大规模和 LLM 应用的需求

2024-12-25 | Cadence, Palladium-Z3, Protium-X3, 数字孪生

AMD推出采用第二代 Versal AI Edge 系列的自动驾驶域控制器

第二代 AMD Versal AI Edge 系列自适应 SoC 的异构架构允许使用单芯片解决方案处理自动驾驶系统的所有阶段 —— 检测、感知、规划和执行

2024-12-25 | Versal, AMD, 自动驾驶, 首页推荐

莱迪思谢征帆：聚焦中小型FPGA产品创新，加码汽车行业场景落地

在全球半导体产业蓬勃发展的浪潮中，FPGA（现场可编程门阵列）以其高度的灵活性和可编程性，成为众多创新应用的基石。

2024-12-25 | 莱迪思, FPGA

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

2024-12-24 | Microchip, PolarFire, Discovery, 每日头条

Altera的合作伙伴生态系统推出生产就绪型Agilex™ 5 FPGA模块系统(SoM)产品组合

采用先进的Agilex™ 5 FPGA的SoM可以满足边缘应用日益增长的需求，这些应用要求以更低功耗实现更高性能

2024-12-24 | Altera, Agilex-5, FPGA

Lattice Nexus 2平台：低功耗、高性能、小尺寸FPGA再创新高

本文介绍了莱迪思Nexus 2平台在推出时与其他现有的同类FPGA的比较分析。分析包括功耗、启动时间、尺寸和安全特性

2024-12-23 | Lattice, Nexus-2, FPGA, 首页推荐

ALINX 发布 AXVU13P：AMD Virtex UltraScale+ FPGA PCle 3.0 开发平台

这款搭载 AMD 16nm 工艺 XCVU13P 芯片的高性能开发验证平台，凭借卓越的计算能力和灵活的扩展性，专为应对复杂应用场景和高带宽需求而设计

2024-12-23 | ALINX, AXVU13P, PCle 3.0, Virtex-Ultrascale+

精彩推荐

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example