AI 与数字预失真 (DPD) 线性化在 Altera SoC FPGA 上的融合实践

功率放大器 (PA) 线性化是无线接入网 (RAN) 面临的一项关键挑战,其对计算资源要求严苛。而随着网络向更高频段、更大带宽和更加动态的流量负载发展

如何利用FIFO+ILA/VIO抓取SEM IP的串口log

SEM IP 在上板调试过程中有时会出现一些错误,需要访问 log 文件以便调试。本篇博文涵盖了如何利用 FIFO+ILA/VIO 抓取 SEM IP Monitor Interface 的 log 文件。

YunSDR小课堂-AIE编程指南(第56讲)

数据流图内核对无限长的类型值序列的数据流进行操作。这些数据流可以被分成单独的块,这些块由内核处理。内核消耗输入数据块并产生输出数据块

AMD 嵌入式处理器助力优化视频压缩与传输

Televisa 的全新硬件平台源自 Siselectron,以卓越的密度和灵活性大幅降低功耗,并实现尖端的性能。

谁来扛起国产高端 FPGA 的大旗?智多晶 SA5T-200 给出了一个回答

在每一次系统迭代的背后,隐藏着一场对“芯”的战争。无论是通信设备还是高清视频处理系统,从数据中心到工业控制,高性能 FPGA始终是关键器件之一。


AMD x86 嵌入式处理器:出色性能、卓越弹性与超长耐用性

MD 面向嵌入式应用打造高性能、高能效处理器,全方位满足网络、存储、汽车、工业、零售、医疗、测试与测量等领域的各种需求

智多晶重磅发布 SA5T-200 系列 FPGA:高速互联,全面兼容,性能跃升

该系列面向高算力、高清视频、高速通信等关键应用场景,集成丰富硬核资源、兼容主流方案、性能大幅提升

闪耀武汉!2025智多晶技术研讨会火热启航

本次交流会以“智绘新篇 晶质领航”为主题,智多晶专业技术团队在会上揭晓了公司匠心打造的多款FPGA芯片新产品、多项新应用方案。

YunSDR小课堂-AIE编程指南(第55讲)

在获取输入或输出缓冲区之后但在释放它之前,缓冲区归内核所有。内核可以负责通过指针或迭代器读取或写入缓冲区,而不会发生数据冲突

中科亿海微SoM模组——基于EQ6HL9S的单轴光纤陀螺板卡

板卡实现了大容量配置存储等功能的融合,为模拟信号采集、数字信号处理、逻辑控制等应用提供微型化的高性能混合信号处理通用硬件平台。