软件无线电(SDR)的基础知识
judy 在 周五, 12/06/2024 - 09:53 提交
常规的外差式无线电接收器已经使用了近一个世纪，如图所示。我们再次回顾一下模拟接收器的结构，以便于和数字接收器进行比较
大连理工&南信大-紫光同创FPGA创新实践基地揭牌
judy 在 周五, 12/06/2024 - 09:30 提交
为了深化产教融合，加快推进国产FPGA人才培养，紫光同创与大连理工大学软件学院及南京信息工程大学工程训练中心达成合作，共同建设FPGA联合创新实践基地。
如何通过PMC_GPIO唤醒versal linux系统
judy 在 周四, 12/05/2024 - 17:20 提交
本文将通过PMC_GPIO作为例子来描述如何唤醒Versal系统。
CXL 3.2，正式发布
judy 在 周四, 12/05/2024 - 16:48 提交
3.2 规范优化了 CXL 内存设备的监控和管理，增强了 CXL 内存设备在操作系统和应用程序方面的功能
Xilinx原语详解及仿真——OSERDESE2
judy 在 周四, 12/05/2024 - 10:13 提交
OSERDESE2是7系列FPGA器件中的专用并串转换器，具有特定的时钟和逻辑资源
什么是物理信息神经网络 (PINN)？
judy 在 周四, 12/05/2024 - 09:41 提交
物理信息神经网络 (PINN) 是一种神经网络，它将微分方程描述的物理定律纳入其损失函数中，以引导学习过程得出更符合基本物理定律的解
ED6H系列FPGA口袋实验室
judy 在 周三, 12/04/2024 - 14:52 提交
ED6H系列FPGA口袋实验室是中科亿海微自主研发的基于“FPGA在线教学平台”的教学实践工具，专为高校电子相关专业师生打造
AMD Zynq 与 Spartan 助力 Digilent 下一代测试与测量仪器
judy 在 周三, 12/04/2024 - 09:49 提交
测试与测量设备等应用正变得越来越复杂，需要更高的分辨率，因此需要更高的采样率和更大的内存
借助第二代 AMD VERSAL 实现先进医疗成像
judy 在 周三, 12/04/2024 - 09:33 提交
第二代 Versal™ 自适应 SoC 配备的处理系统可提供比前代至高多出 10 倍的标量算力性能，同时支持 DDR5 内存
Xilinx Vivado的RTL分析、综合和实现的详细工作机制
judy 在 周三, 12/04/2024 - 09:14 提交
Xilinx 的开发工具Vivado其实还是比较好上手的，在左边的设计流程导航已经把FPGA的开发过程按先后顺序给排列出来了