FPGA与IC设计岗位深度分析：如何选择职业赛道？
judy 在 周五, 02/21/2025 - 16:45 提交
本文将基于当前的就业数据、行业趋势、薪资待遇等多个维度，对 FPGA 和 IC 设计方向进行详细比较，帮助求职者做出更明智的职业选择。
智多晶Tiny_SoC | 轻量化RISC-V处理器核，开启嵌入式开发新纪元
judy 在 周五, 02/21/2025 - 11:21 提交
智多晶Tiny_SoC是基于RISCV-I指令集设计的一款轻量化软核，集处理器核心、丰富外设与智能中断管理于一体，为开发者提供“开箱即用”的轻量化设计体验！
计算集成斩波放大器的ADC失调误差和输入阻抗
judy 在 周五, 02/21/2025 - 09:45 提交
典型DPD应用模数转换器(ADC)中集成的缓冲器和放大器通常是斩波型。有关这种斩波实现的例子
情境感知AI：利用FPGA技术增强边缘智能
judy 在 周五, 02/21/2025 - 09:20 提交
网络边缘人工智能——即在边缘设备端部署AI模型进行本地化算法处理，而非依赖云端等集中式计算平台——已成为人工智能领域发展最快的方向之一
利用 Altera FPGA 实现更加可靠的全生命周期安全性
judy 在 周四, 02/20/2025 - 15:16 提交
随着联网设备数量的不断增加，安全设计不再只是一个附加优势，更是所有数字化产品的必备要素。
ALINX NVME SPCle IP 特性详解
judy 在 周四, 02/20/2025 - 10:56 提交
在嵌入式设备、边缘计算、工业控制等领域快速崛起的同时，开发人员越来越多地面对一个问题：
将自定义 IP （HDL）添加到 Vivado 模块设计（Block Design）
judy 在 周四, 02/20/2025 - 10:07 提交
使用Vivado Block Design设计解决了项目继承性问题，但是还有个问题，不知道大家有没有遇到，就是新设计的自定义 RTL 文件无法快速的添加到Block Design中
快速傅里叶变换（FFT）：从数学公式到5G信号，揭开数字世界的“频率密码”
judy 在 周四, 02/20/2025 - 09:38 提交
你是否想过，为什么手机能瞬间解码WiFi信号？为什么音乐APP能一键分离人声和伴奏？答案就藏在快速傅里叶变换（FFT）这个“数字魔法”中
YunSDR通信小课堂（第22讲）
judy 在 周三, 02/19/2025 - 17:35 提交
在某些情况下，可以利用混叠将信号折叠到奈奎斯特一区。折叠后可以用RF-ADC直接对第二奈奎斯特区的信号进行采样
ALINX 发布 NVMe SPCIe FPGA IP 核
judy 在 周三, 02/19/2025 - 15:53 提交
带有PCle软核IP的NVMe主机控制器，实现不依靠CPU访问外置内存NVMe SSD