Xilinx 7系列FPGA收发器架构之接收器（RX）（十）
judy 在 周二, 12/27/2022 - 09:34 提交
本节开始我们介绍7系列FPGA收发器接收部分结构
RFSoC应用笔记 - RF数据转换器（7）：RFSoC关键配置之RF-DAC内部解析（一）
judy 在 周一, 12/26/2022 - 14:44 提交
本文参考官方手册，主要对RF-DAC 模拟输出进行介绍。
AI引擎及其应用 (v1.2)
judy 在 周一, 12/26/2022 - 11:43 提交
本白皮书介绍了人工智能引擎及其应用。
K26 SOM从emmc启动linux——2
judy 在 周一, 12/26/2022 - 10:09 提交
在K26 SOM从emmc启动linux文章中，使用EMMC启动后，出现下图打印
时序逻辑和组合逻辑的区别和使用
judy 在 周一, 12/26/2022 - 09:29 提交
今天让我跟一起来学习一下两种逻辑的区别以及使用环境。
利用 Design Gateway 的 IP Core 加速 Xilinx VCK190 评估套件上的 AI 应用
judy 在 周五, 12/23/2022 - 16:41 提交
Xilinx 的 Versal AI Core 系列器件旨在解决有关 AI 推理的最大而独特的难题
Xilinx 7系列FPGA收发器架构之发送器（TX）（九）
judy 在 周五, 12/23/2022 - 16:02 提交
本章继续介绍7系列FPGA收发器TX结构
FPGA知识汇集-FPGA系统时序理论
judy 在 周五, 12/23/2022 - 09:31 提交
下面来具体讨论一下系统时序需要满足的一些基本条件
Zynq Soc嵌入式处理器，PL与PS协同工作
judy 在 周五, 12/23/2022 - 09:28 提交
知道ZedBoard是性价比相对比较高的入门FPGA+ARM架构设计的开发板
Versal 启动文件简述
judy 在 周四, 12/22/2022 - 15:51 提交
Versal™ 是由多个高度耦合的可配置块组成的自适应计算加速平台 (ACAP)