VERSAL CPM AXI bridge模式的地址转换
judy 在 周二, 02/21/2023 - 10:49 提交
Versal 系列的DMA axi bridge模式可以在PL的QDMA IP或者在CPM的QDMA IP中选中
瑞萨电子宣布与AMD携手展示面向5G有源天线系统的完整RF和数字前端设计
judy 在 周二, 02/21/2023 - 10:26 提交
全新RF前端包含RF开关和前置驱动器，并与AMD的RFSoC数字前端ZCU评估套件集成
Omdia：资金最充裕的人工智能芯片初创企业将在 2023 年面临压力测试
judy 在 周二, 02/21/2023 - 09:58 提交
自 2018 年以来，超过 100 家不同风险投资商向前 25 家人工智能芯片初创公司的投资超过 60 亿美元
基于PETALINUX的以太网调试
judy 在 周二, 02/21/2023 - 09:11 提交
1、建立工程，2、编译工程，导出xsa文件，3、建立petalinux工程
Versal ACAP XPE 设计咨询 - 电源排序更改
judy 在 周一, 02/20/2023 - 14:25 提交
在某些情况下，部分 VCCO 能与该序列中的其它电源轨共享
xilinx srio ip学习笔记之axistream接口
judy 在 周一, 02/20/2023 - 10:42 提交
srio 的IQ接口都是基于axistream的，以前没怎么用过axistream的接口
带你快速入门AXI4总线--AXI4-Full篇（1）----AXI4-Full总线
judy 在 周一, 02/20/2023 - 09:54 提交
AXI 表示 Advanced eXtensible Interface（高级可扩展接口），它是由 Arm 定义的接口协议
如何使用 Vivado 来计算器件的封装飞行时间？
judy 在 周五, 02/17/2023 - 15:51 提交
本文介绍如何使用Vivado计算器件的封装延迟/封装飞行时间？
一文了解UART 通信协议
judy 在 周五, 02/17/2023 - 10:41 提交
UART即通用异步收发器，是一种通用的串行、异步通信总线
MIG 7 系列 - 内部/外部 VREF 指南
judy 在 周五, 02/17/2023 - 09:41 提交
对于7 系列 MIG DDR3 设计中须使用内部 VREF 或外部 VREF 的情形，是否有指南？