使用TCL脚本修改KV260启动方式
judy 在 周五, 10/14/2022 - 09:59 提交
本文介绍一种通过tcl命令修改下载模式的方法，省去使用烙铁的麻烦。
linux vivado安装时卡在最后一步解决方案
judy 在 周五, 10/14/2022 - 09:35 提交
在ubuntu上安装vivado2021.1时，一直卡在最后一步：generating installed device list
FPGA开发技巧备忘录——Vivado 自动日期版本号
judy 在 周四, 10/13/2022 - 17:15 提交
我们在编译FPGA工程的时候一般需要对版本号的更新，一般来说都会有一个日期或者时间的版本标识
Versal Premium ACAPs (v1.1)
judy 在 周四, 10/13/2022 - 16:03 提交
本白皮书介绍了在一个功率优化、适应性强的平台上对网络IP的突破性整合。
嵌入式 Xen dom0-less 解决方案
judy 在 周四, 10/13/2022 - 10:02 提交
在使用 Xen dom0-less的时候，会有一个问题产生： 可以用'xl' 命令boot起来的image
如何使用UltraScale+芯片中UltraRam资源
judy 在 周四, 10/13/2022 - 09:47 提交
随着现在FPGA工作的时钟频率越来越高，高速接口越来越多，即便容量达到十几Mb的数量级
基于Alveo数据中心加速卡的零售防损
judy 在 周三, 10/12/2022 - 17:41 提交
本演示展示了使用 Alveo 数据中心加速卡的智能零售系统设计，以防止因零售店行窃和自助结账错误而造成的损失
Zynq-7000 设计咨询：FSBL 身份验证攻击
judy 在 周三, 10/12/2022 - 17:15 提交
在此物理攻击中，攻击者可能利用 Zynq-7000 SoC 第一阶段启动加载程序 (FSBL) 绕过身份验证
xdma使用小结
wyh102 在 周三, 10/12/2022 - 10:17 提交
完成PC和FPGA通过pice接口的通信,主要是进行数据传输
如何阅览vivado工程的时序分析报告——建立时间
judy 在 周三, 10/12/2022 - 09:48 提交
本篇文章我们将通过vivado工程实例来向大家介绍如何读懂时序分析报告。