时序分析基本概念（一）——建立时间
judy 在 周日, 10/09/2022 - 10:01 提交
以上升沿锁存为例，建立时间（Tsu）是指在时钟翻转之前输入的数据D必须保持稳定的时间。
QSPI闪存的主机编程
judy 在 周日, 10/09/2022 - 09:36 提交
本应用说明提供了一个使用外部CPU编程QSPI闪存的参考设计。
【经验分享】Xilinx AXI VIP使用说明
judy 在 周六, 10/08/2022 - 16:34 提交
本文就跟大家分享如何使用Xilinx AXI VIP对自己的设计搭建仿真验证环境的方法。
关于Xilinx ZYNQ Ultrascale+ MPSoC使用原生PS端DP接口实现Live模式输出的经验分享
judy 在 周六, 10/08/2022 - 11:37 提交
分享如何使用Xilinx ZYNQ Ultrascale+ MPSoC的PS端原生DP接口实现LIVE模式输出3860*2140,30Hz视频。
基于 FPGA 的图像及视频加密解密系统
judy 在 周六, 10/08/2022 - 09:59 提交
本设计使用 Zynq7020 芯片采用自制的 双 hdmi 拓展板，结合 FPGA 与 ARM 的优势。在硬件层面分为加密端和解密端
Lisa Su分享了AMD逆袭背后的秘密
judy 在 周六, 10/08/2022 - 09:42 提交
AMD首席执行官 Lisa Su 博士近来在接受挪威主权财富基金采访时分享了她对公司当前业绩、整个行业以及员工生产力重要性的看法
【工程师分享】解决问题Linux启动错误“ERROR: There's no '/dev' on rootfs.”不能mount sda2的根文件系统
judy 在 周五, 09/30/2022 - 16:59 提交
使用KR260 PetaLinux 2022.1 BSP创建工程后，使用产生的wic文件烧录tf卡，Linux启动报告错误
FPGA实时光追演示：Artix平台效能是锐龙R9-4900H CPU软解的50倍
judy 在 周五, 09/30/2022 - 10:50 提交
来自两位开发者的新工作流工具，使得一枚普通的 FPGA、能够实现较传统 x86 处理器更惊人的效率提升
Zynq UltraScale+ RFSoC ZCU111 评估套件 (rev 1.0 EVB) — 运行 TRD 时测量的 VADJ 值与 SCUI GUI 中设置的不同
judy 在 周五, 09/30/2022 - 10:16 提交
对于 ZCU111 rev 1.0 EVB 而言，如果 VADJ 值在 SCUI GUI 中配置为 1.8V（或保留默认值）
ZYNQ C++ 访问PL物理地址
guanxiao_505740 在 周五, 09/30/2022 - 09:26 提交
Linux 下应用程序要通过设备驱动程序来访问外设。这就需要在设备树中添加设备，并且编写设备驱动程序。